在半导体器件中实施铜连线的空隙工艺方法

摘要

本发明公开了一种半导体器件中实施铜连线的工艺方法，在一层通孔和铜连线工艺以后，生长一层氮化硅，在该基片上涂上光刻胶，用一块光刻版做一次光刻；光刻后，应用干刻工艺，刻除上层的硅，剥去光刻胶；再应用各向同性的干刻方法，刻去缝隙孔中及孔间距的氮化硅下面的铜连线间介质；然后，用填空性差的USG将硅开孔封上；再淀积上层介质层，开始下一层通孔和铜连线工艺，所述光刻版的图形沿着相邻间距小于1μm铜连线上，垂直于铜连线走向方向开出多个小缝隙。所述缝隙尺寸小于0.1μm，缝隙间距0.1-0.15μm。本发明可以减少铜连线横向间寄生电容，以减少对电路运行速度的影响。