偏置静电放电电路及降低静电放电电路的电容的方法

摘要

除其他以外，本申请讨论了偏置静电放电(ESD)电路及降低静电放电电路的电容的方法，其被配置为降低ESD结构的电容，而其他ESD结构参数很少乃至没有变化。ESD器件的本体端子可被负偏置以降低所述ESD器件的漏极端子到源极端子的电容。电荷泵可被配置为提供对所述ESD器件的本体端子的负偏压。在某些例子中，所述ESD器件的栅极端子可耦合到所述ESD器件的源极端子，诸如通过电阻器来耦合，并且所述源极端子可耦合到地面。