一种高速差分双模预分频率器

摘要

本发明属于射频通信芯片技术领域，用于数千兆(multi‑GHz)频率综合的锁相环设计技术，尤其涉及一种高速差分双模预分频率器，本发明提出一种高速差分双模预分频率器，将触发器输入端的逻辑门与输入级的时钟使能反相器合并，并利用输入输出皆为反相关系的逻辑门转换规则。利用差分电路间的锁存器，将高速动态电路转化成同样高速的静稳态电路。本技术方案提供一种适合新深亚微米工艺的高速度、低功耗的双模预分频率器设计技术，有效满足了现在无线通信射频芯片中频率综合器和本地震荡器分频的设计要求。