一种基于FPGA的实时二值图像连通域标记实现方法

摘要

本发明公开了一种基于FPGA的实时二值图像连通域标记实现方法，属于大规模集成电路设计以及目标识别和视觉测量技术领域，旨在基于现场可编程门阵列器件通过硬件的方式实现大规模运动目标的实时连通域标记。本发明使用四个对称处理节点，采用最新的串行交换架构（VPX架构）；每个处理节点包括XILINX公司的XC5VX95TI‑2 FPGA和存储容量高达16G比特的DDR存储单元，节点之间采用16对2.5GHz的RocketIO互联；其中处理节点第一次扫描单元、主控制器模块、相关性存储器组、普通扫描单元、DDR访问仲裁模块、DDR控制器和组帧和数据输出模块构成。本发明使用超标量流水线和动态延迟流水线技术实现了实时标记大规模运动目标，并且能自适应各种分辨率，在动目标形状和数量改变时不会影响其性能，鲁棒性强，其运算结果和MATLAB的bwlabel函数完全一致。