一种SRAM灵敏放大器电路设计

摘要

本发明提供了一种改进型的交叉耦合型灵敏放大器电路，该电路包括以下结构：两个PMOS管100,101，五个NMOS管102,103,104,105和106。其中100和101的源端和衬底接电源，100栅端接输出信号DB，漏端接输出信号DA，101栅端接DA，漏端接DB。102和103的漏端接DA，102栅端接DB，103栅端接输入信号BLB，104和105漏端接DB，104栅端接BL，105栅端接DA，102,103,104,105源端接106漏端，106栅端接控制信号SEN，106源端接地，102,103,105,105,106衬底均接地。本发明通过增加两个NMOS管，进一步增加了正反馈能力，有利于提高电荷泄放速度，从而加快了灵敏放大器的读出速度。