处理涵盖跨越指令高速缓存线的分支目标地址高速区的分支的装置及方法

摘要

一种在微处理器中的分支控制装置。此装置包括分支目标地址高速缓存，用以高速高速缓存(快取)多个指示，该多个指示分别表示是否涵盖跨越两条高速缓存线。当含有分支指令的第一部份的第一高速缓存线的指令高速缓存提取地址命中分支目标地址高速缓存时，分支目标地址高速缓存会输出分支指令的目标地址及表示出涵盖状况。目标地址储存于缓存器中。下个循序提取地址会选择含有分支指令的第二部份的第二高速缓存线。在提取含有分支指令的两条高速缓存线之后，为了提取含有分支的目标指令的第三高速缓存线，会将来自缓存器的目标地址送到指令高速缓存。三条高速缓存线依次储存于指令缓冲器中，用以译码。