一种用于晶振快速启动的半导体芯片时钟电路

摘要

本实用新型公开了一种用于晶振快速启动的半导体芯片时钟电路，包括：用于起振的晶振X1；分别连接在晶振两端的充电电容C1~C2，其用于调节晶振X1的工作频率；与晶振并联的反馈电阻R1；与晶振并联的供能单元，供能单元包括两个并联的反相器U1~U2，其用于为晶振X1提供起振能量；与供能单元连接的控制单元，其用于控制供能单元的工作，控制单元包括逻辑控制电路和计数器；供能单元还连接有输出处理单元，其由反相器U3~U4、与门U5构成，反相器U3~U4构成缓冲器。本实用新型选用两个反相器U1~U2并联在晶振X1两端，那么反相器输出端连接的晶振X1一端即可得到反相器U1~U2输出的两个叠加信号，从而使得晶振X1得到的起振能量更大。