公开/公告号CN214311390U
专利类型实用新型
公开/公告日2021-09-28
原文格式PDF
申请/专利权人 安徽世龙电子技术有限公司;
申请/专利号CN202120629894.6
申请日2021-03-29
分类号G05B19/042(20060101);
代理机构34147 合肥律众知识产权代理有限公司;
代理人赵娟
地址 230000 安徽省合肥市高新区华亿科技园E幢3层
入库时间 2022-08-23 00:41:38
机译: 生成时钟信号,以实现基于周期的,可重复的基于FPGA的FPGA硬件加速器
机译: 生成时钟信号,以实现基于周期的,可重复的基于FPGA的FPGA硬件加速器
机译: 生成时钟信号,以实现基于周期的,可重复的基于FPGA的FPGA硬件加速器