用于验证PCS子层的逻辑功能的检测电路

摘要

本实用新型实施例提供一种用于验证PCS子层的逻辑功能的检测电路，包括：FPGA模块、DAC模块、Hybird混合电路、MDI接口电路、可调增益放大器、ADC模块、第一比较器、第二比较器以及时钟恢复芯片；所述FPGA模块用于模拟PCS逻辑功能，所述FPGA模块的信号发送端与所述DAC模块的输入端连接；所述的DAC模块的输出端与所述Hybird混合电路的输入端连接；所述Hybird混合电路的输出端与所述MDI接口电路连接；所述Hybird混合电路的输出端与可调增益放大器的输入端连接；所述可调增益放大器的第一输出端、第二输出端与ADC模块的输入端连接，所述ADC模块的输出端与所述FPGA模块的信号接收端连接；实现信号的收发工作过程以及时钟恢复功能，在保证芯片验证的同时，电路简单可行，缩短芯片开发周期。