100Gbps以太网PCS子层模块设计与验证

摘要

高清视频和高速数据业务的快速发展使得网络带宽的需求越来越高。国际标准化组织IEEE802.3ba所制定的40GE/100GE以太网这个新一代标准已于2010年6月17日正式获批。IEEE802.3ba标准包含了两种速率:40Gbps以太网和100Gbps以太网，前者主要面向数据中心的应用;后者更侧重在网络汇聚和骨干网。
　　本文对于IEEE802.3ba标准中的100Gbps物理编码子层(PCS)进行了深入的研究，基于FPGA成功实现了100Gbps以太网PCS子层的功能。论文首先介绍了国内外的研究现状和以太网的结构，描述了以太网的物理组成。然后重点阐述分析了PCS子层的功能和实现技术。采用自顶向下的设计方法，用Verilog硬件描述语言对PCS子层进行了模块化设计。主要完成了64B/66B编解码模块，并行加扰/解扰模块、变速箱、通道对齐与重排等模块的设计。
　　用Modelsim软件完成了模块和系统的功能仿真，并给出了相应的仿真结果。利用ISE软件进行了设计综合、布局布线以及静态时序分析，并给出了RTL级视图和逻辑资源使用情况。基于Xilinx公司Virtex-7系列FPGA进行硬件调试和板级验证，实现了10×10Gbps PCS子层的串形自环回测试。测试结果表明，实现了100Gbps以太网PCS功能，逻辑功能正确。论文还对设计的延时进行了分析归纳，指出了设计存在的问题和研究的进一步方向。

目录

声明

摘要

本论文专用术语注释表

第1章 绪论

1．1 研究的背景及意义

1．2 国内外研究状况

1．3 本论文的主要内容与结构安排

第2章 100Gbps以太网PCS子层介绍

2．1 100Gbps以太网体系结构

2．2 100Gbps以太网RS子层

2．3 100GBASE-R PCS提供的服务

2．4 100GE BASE-R PCS功能概述

2．4．1 功能划分

2．4．2 运行模式

2．4．3 传输顺序

2．5 功能模块的研究

2．5．1 64B／66B编解码

2．5．2 扰码

2．5．3 块分发

2．5．4 插入对齐字

2．6 本章小结

第3章 100Gbps以太网PCS子层发送模块的设计与实现

3．1 发送链路模块的设计

3．2 64B／66B编码模块

3．2．1 码块变换

3．2．2 码序判断

3．2．3 IPG删除

3．3 加扰模块

3．4 块分发模块

3．5 对齐字插入模块

3．6 发送链路的变速箱模块

3．7 本章小结

第4章 100Gbps以太网PCS子层接收模块的设计与实现

4．1 接收链路模块设计

4．2 接收链路的变速箱模块

4．3 块同步模块

4．3．1 滑动窗口

4．3．2 块锁定状态机

4．4 通道对齐、重排及对齐字删除模块

4．4．1 对齐字锁定

4．4．2 通道对齐、对齐字删除

4．4．3 通道重排

4．5 解分发模块

4．6 去扰码模块

4．6．1 并行去扰码公式

4．6．2 BER监测

4．6．3 测试模式校验

4．7 64B／66B解码模块

4．7．1 插入空闲字

4．7．2 码块变换

4．7．3 码序判断

4．8 本章小结

第5章 设计的仿真和验证

5．1 软硬件环境

5．2 Virtex-7 GTX收发器结构

5．3 软件仿真

5．3．1 系统仿真激励

5．3．2 模块功能仿真

5．4 设计综合

5．5 FPGA验证

5．6 本章小结

第6章 总结和展望

参考文献

攻读硕士学位期间已发表论文

致谢