一种验证PCIE参考时钟时延对眼图影响的夹具

摘要

本实用新型公开了一种验证PCIE参考时钟时延对眼图影响的夹具，包括PCB板，所述PCB板上设有第一输入端、第二输入端、第三输入端、第四输入端、第一输出端、第二输出端、第三输出端和第四输出端。能够验证PCIE总线在不同时钟延迟下的眼图状态，并验证PCIE总线能否正常工作，此方案成本低廉，极具性价比。