首页>外文期刊>其他>Design & Test,IEEE

Design & Test,IEEE

SCIEI

中文名称：设计与测试，IEEE

ISSN：2168-2356
出版周期：

发文量：75

期刊论文

热门论文

年度选择

更多>>

全选（0）

1.Reliability Analysis of Small-Delay Defects Due to Via Narrowing in Signal Paths

机译：信号路径中通孔变窄引起的小延迟缺陷的可靠性分析
- 作者：Villacorta H.;Hawkins C.;Champac V.;Segura J.;Gomez R.
- 期刊名称：《Design & Test,IEEE》 | 2014年第6期
- Blacks Law;
- Electromigration;
- Resistive Opens;
- Small Delay Defect;
- Via Duplication;
- Via Reliability;
2.Variation and Reliability in FPGAs

机译：FPGA的变化和可靠性
- 作者：Stott E.;Guan Z.;Levine J.M.;Wong J.S.J.;Cheung P.Y.K.
- 期刊名称：《Design & Test,IEEE》 | 2014年第6期
3.Adaptive and Resilient Circuits for Dynamic Variation Tolerance

机译：动态变化容差的自适应和弹性电路
- 作者：Bowman K.A.;Tokunaga C.;Tschanz J.W.;Karnik T.;De V.K.
- 期刊名称：《Design & Test,IEEE》 | 2014年第6期
- Adaptive circuit;
- adaptive clock distribution;
- resilient circuit;
- variation tolerance;
4.Planned Unobsolescence

机译：计划淘汰
- 作者：Davidson S.
- 期刊名称：《Design & Test,IEEE》 | 2014年第6期
5.Single-Event Coupling Soft Errors in Nanoscale CMOS Circuits

机译：纳米级CMOS电路中的单事件耦合软错误
- 作者：Sayil S.;Yeddula S.R.;Juyu Wang
- 期刊名称：《Design & Test,IEEE》 | 2014年第6期
- Coupling Noise;
- Single Event Crosstalk;
- Soft Error Reliability;
6.Statistical Variability and Reliability and the Impact on Corresponding 6T-SRAM Cell Design for a 14-nm Node SOI FinFET Technology

机译：统计可变性和可靠性以及对14nm节点SOI FinFET技术的相应6T-SRAM单元设计的影响
- 作者：Xingsheng Wang;Binjie Cheng;Kuang J.B.;Brown A.R.;Millar C.;Asenov A.
- 期刊名称：《Design & Test,IEEE》 | 2014年第6期
- SRAM;
- co-design;
- finFET;
- half select disturb;
- reliability;
- stability;
- static noise margin;
- variability;
7.Assessment of Circuit Optimization Techniques Under NBTI

机译：NBTI下的电路优化技术评估
- 作者：Xiaoming Chen;Yu Wang;Huazhong Yang;Yuan Xie;Yu Cao
- 期刊名称：《Design & Test,IEEE》 | 2014年第6期
- circuit optimization techniques;
- negative bias temperature instability;
- reliability;
8.Debug Automation for Logic Circuits Under Timing Variations

机译：时序变化下逻辑电路的调试自动化
- 作者：Dehbashi M.;Fey G.
- 期刊名称：《Design & Test,IEEE》 | 2014年第6期
- automated debugging;
- failing speedpath;
- timing variation;
9.Device-Circuit Co-Optimization for Robust Design of FinFET-Based SRAMs

机译：基于FinFET的SRAM的稳健设计的器件电路协同优化
- 作者：Gupta S.K.;Roy K.
- 期刊名称：《Design & Test,IEEE》 | 2014年第6期
- Co-design;
- FinFET;
- Process Variations;
- SRAM;
10.Reduced-Code Linearity Testing of Pipeline ADCs

机译：管道ADC的降码线性度测试
- 作者：Laraba A.;Stratigopoulos H.-G.;Mir S.;Naudet H.;Bret G.
- 期刊名称：《Design & Test,IEEE》 | 2014年第6期
11.Built-In EVM Measurement With Negligible Hardware Overhead

机译：内置EVM测量，硬件开销可忽略不计
- 期刊名称：《Design & Test,IEEE》 | 2014年第1期
12.Pursuing Coordinated Trajectory Progression and Efficient Resource Utilization of GPU-Enabled Molecular Dynamics Simulations

机译：追求协调的轨迹进展和GPU支持的分子动力学模拟的有效资源利用
- 期刊名称：《Design & Test,IEEE》 | 2014年第1期
13.Reconfiguring the Bioinformatics Computational Spectrum: Challenges and Opportunities of FPGA-Based Bioinformatics Acceleration Platforms

机译：重新配置生物信息学计算谱：基于FPGA的生物信息学加速平台的挑战和机遇
- 期刊名称：《Design & Test,IEEE》 | 2014年第1期
14.CUSHAW2-GPU: Empowering Faster Gapped Short-Read Alignment Using GPU Computing

机译：CUSHAW2-GPU：使用GPU计算实现更快的缺口短读比对
- 期刊名称：《Design & Test,IEEE》 | 2014年第1期
- CUDA;
- GPU;
- Next-generation sequencing;
- Short-read alignment;
15.Hardware Accelerators in Computational Biology: Application, Potential, and Challenges

机译：计算生物学中的硬件加速器：应用，潜力和挑战
- 期刊名称：《Design & Test,IEEE》 | 2014年第1期
- FPGA;
- GPU;
- computational biology;
- hardware accelerator;
- multicore;
- network-on-chip;
- phylogenetics;
- sequence analysis;
16.A Review of Hardware Acceleration for Computational Genomics

机译：计算基因组学的硬件加速研究述评
- 期刊名称：《Design & Test,IEEE》 | 2014年第1期
- FPGAs;
- GPUs;
- bioinformatics;
- computational genomics;
- hardware acceleration;
17.Data Center Energy Efficiency:Improving Energy Efficiency in Data Centers Beyond Technology Scaling

机译：数据中心能效：超越技术规模，提高数据中心的能效
- 期刊名称：《Design & Test,IEEE》 | 2014年第1期
- big data;
- datacenters;
- energy efficiency;
- technology scaling;
18.Automated Design Error Localization in RTL Designs

机译：RTL设计中的自动设计错误定位
- 期刊名称：《Design & Test,IEEE》 | 2014年第1期
19.Large-Scale Pairwise Sequence Alignments on a Large-Scale GPU Cluster

机译：大型GPU集群上的大规模成对序列比对
- 期刊名称：《Design & Test,IEEE》 | 2014年第1期
- GPU;
- Needleman-Wunsch sequence alignment;
- genomics heterogeneous computing;
- high performance computing;
20.Opportunities and Challenges for Smarter Mobile Devices

机译：更智能的移动设备的机遇与挑战
- 作者：Woo N.
- 期刊名称：《Design & Test,IEEE》 | 2014年第2期
21.The Design Automation Conference and the Early Days of EDA

机译：设计自动化会议和EDA的早期
- 作者：Joyner W.H.
- 期刊名称：《Design & Test,IEEE》 | 2014年第2期
22.The Problem With EDA is ... DAC 50th Anniversary - Visionary Talk

机译：EDA的问题是... DAC 50周年-有远见的演讲
- 作者：Kranen K.
- 期刊名称：《Design & Test,IEEE》 | 2014年第2期
23.The Greatest “Tech-Onomic Push-Pull” in Human History

机译：人类历史上最伟大的“技术经济推拉”
- 作者：de Geus A.
- 期刊名称：《Design & Test,IEEE》 | 2014年第2期
24.Advances in Parallel Discrete Event Simulation for Electronic System-Level Design

机译：电子系统级设计的并行离散事件仿真的进展
- 作者：Weiwei Chen;Xu Han;Che-Wei Chang;Domer R.
- 期刊名称：《Design & Test,IEEE》 | 2013年第1期
25.Exploiting Parallelism by Data Dependency Elimination: A Case Study of Circuit Simulation Algorithms

机译：通过消除数据依赖来开发并行性：电路仿真算法的案例研究
- 作者：Wei Wu;Fang Gong;Krishnan R.;Lei He
- 期刊名称：《Design & Test,IEEE》 | 2013年第1期
- Circuit Simulation;
- Data dependencies;
- Parallel Algorithms;
- Parallelism and concurrency;
26.Using GPUs to Accelerate CAD Algorithms

机译：使用GPU加速CAD算法
- 作者：Croix J.F.;Khatri S.P.;Gulati K.
- 期刊名称：《Design & Test,IEEE》 | 2013年第1期
27.On Deploying Scan Chains for Data Storage in Test Compression Environment

机译：在测试压缩环境中为数据存储部署扫描链
- 作者：Czysz D.;Mrugalski G.;Mukherjee N.;Rajski J.
- 期刊名称：《Design & Test,IEEE》 | 2013年第1期
28.To Thread or Not to Thread

机译：穿线或不穿线
- 作者：Hirsch S.;Finkler U.
- 期刊名称：《Design & Test,IEEE》 | 2013年第1期
29.Multicore Algorithms for Transient-Noise Simulation

机译：瞬态噪声仿真的多核算法
- 作者：Wedge S.W.;Daniels R.;von Sosen H.
- 期刊名称：《Design & Test,IEEE》 | 2013年第1期
- Analog;
- circuit simulation;
- jitter;
- noise;
- parallel algorithms;
- verification;
30.Dispelling the Myths of Parallel Computing

机译：消除并行计算的神话
- 作者：Madden P.H.
- 期刊名称：《Design & Test,IEEE》 | 2013年第1期
31.Developing Parallel EDA Tools [The Last Byte]

机译：开发并行EDA工具[最后一个字节]
- 作者：Stok L.
- 期刊名称：《Design & Test,IEEE》 | 2013年第1期
32.Eliminating Timing Information Flows in a Mix-Trusted System-on-Chip

机译：消除混合受信任的片上系统中的时序信息流
- 作者：Oberg J.;Sherwood T.;Kastner R.
- 期刊名称：《Design & Test,IEEE》 | 2013年第2期
33.A Clock Sweeping Technique for Detecting Hardware Trojans Impacting Circuits Delay

机译：一种检测硬件木马影响电路时延的时钟扫描技术
- 作者：Xiao K.;Zhang X.;Tehranipoor M.
- 期刊名称：《Design & Test,IEEE》 | 2013年第2期
- Hardware Trojan;
- clock sweeping;
- delay-based detection;
- multidimensional scaling;
- outlier analysis;
- process variation;
34.Hardware Trojan Insertion by Direct Modification of FPGA Configuration Bitstream

机译：通过直接修改FPGA配置位流来插入硬件木马
- 作者：Chakraborty R.S.;Saha I.;Palchaudhuri A.;Naik G.K.
- 期刊名称：《Design & Test,IEEE》 | 2013年第2期
- CRC;
- Configuration bitstream;
- FPGA;
- Hardware Trojan;
- Ring-oscillator Trojan;
35.Practical, Lightweight Secure Inclusion of Third-Party Intellectual Property

机译：实用，轻量级安全地包含第三方知识产权
- 作者：Waksman A.;Sethumadhavan S.;Eum J.
- 期刊名称：《Design & Test,IEEE》 | 2013年第2期
36.Securing Processors Against Insider Attacks: A Circuit-Microarchitecture Co-Design Approach

机译：确保处理器免受内部攻击的侵害：一种电路微体系结构协同设计方法
- 作者：Rajendran J.;Kanuparthi A.K.;Zahran M.;Addepalli S.K.
- 期刊名称：《Design & Test,IEEE》 | 2013年第2期
- Circuit micro-architecture co-design;
- Hardware security;
- Hardware-based insider attacks;
- Logic encryption;
37.Fast-Yet-Accurate Statistical Soft-Error-Rate Analysis Considering Full-Spectrum Charge Collection

机译：考虑全频谱电荷收集的快速准确的统计软错误率分析
- 作者：Huang H.-M.;Wen C.H.-P.
- 期刊名称：《Design & Test,IEEE》 | 2013年第2期
- Monte Carlo;
- SVM;
- process variation;
- soft error;
38.Creating Structural Patterns for At-Speed Testing: A Case Study

机译：创建用于快速测试的结构模式：一个案例研究
- 作者：McLaurin T.
- 期刊名称：《Design & Test,IEEE》 | 2013年第2期
39.Diverse Double Modular Redundancy: A New Direction for Soft-Error Detection and Correction

机译：多样的双模冗余：软错误检测和纠正的新方向
- 作者：Reviriego P.;Bleakley C.J.;Maestro J.A.
- 期刊名称：《Design & Test,IEEE》 | 2013年第2期
- Error correction;
- Modular redundancy;
- Reliability;
- Soft error;
40.HELP: A Hardware-Embedded Delay PUF

机译：帮助：硬件嵌入式延迟PUF
- 作者：Aarestad J.;Ortiz P.;Acharyya D.;Plusquellic J.
- 期刊名称：《Design & Test,IEEE》 | 2013年第2期
- Hardware security;
- Path delay measurement;
- Physical unclonable function;
- Process variations;
- Unique identifier;
41.Protection Against Hardware Trojan Attacks: Towards a Comprehensive Solution

机译：防范硬件木马攻击：寻求综合解决方案
- 作者：Bhunia S.;Abramovici M.;Agrawal D.;Bradley P.
- 期刊名称：《Design & Test,IEEE》 | 2013年第3期
- Hardware Trojan;
- hardware security;
42.An Optical BILBO for Online Testing of Embedded Systems

机译：用于嵌入式系统在线测试的光学BILBO
- 作者：Latoui A.;Djahli F.
- 期刊名称：《Design & Test,IEEE》 | 2013年第3期
- BIST;
- On-line testing;
- Optical probes;
- VHDL-AMS;
- embedded systems;
43.Automatic Calibration of Streaming Applications for Software Mapping Exploration

机译：用于软件映射探索的流应用程序的自动校准
- 作者：Sheng W.;Schurmans S.;Odendahl M.;Leupers R.
- 期刊名称：《Design & Test,IEEE》 | 2013年第3期
- Kahn Process Networks;
- MPSoC programming;
- calibration;
- embedded software;
- software mapping exploration;
- streaming applications;
- virtual platform;
44.Exploiting Multiple Mahalanobis Distance Metrics to Screen Outliers From Analog Product Manufacturing Test Responses

机译：利用多个Mahalanobis距离度量标准从模拟产品制造测试响应中筛选异常值
- 作者：Krishnan S.;Kerkhoff H.G.
- 期刊名称：《Design & Test,IEEE》 | 2013年第3期
- Analogue;
- Outliers;
- Reliability;
- Test;
45.Expedited-Compact Architecture for Average Scan Power Reduction $^{1}$

机译：快速降低平均扫描功率的紧凑结构$ ^ {1} $
- 作者：Saeed S.M.A.;Sinanoglu O.
- 期刊名称：《Design & Test,IEEE》 | 2013年第3期
- Test power;
- response compaction;
- scan power;
- shift power;
- test compression;
46.A Designer's Guide to Subresolution Lithography: Enabling the Impossible to Get to the 14-nm Node [Tutorial]

机译：次分辨率光刻设计者指南：使得不可能到达14纳米节点[教程]
- 作者：Liebmann L.;Torres J.A.
- 期刊名称：《Design & Test,IEEE》 | 2013年第3期
47.SAT-Based Analysis of Sensitizable Paths

机译：基于SAT的敏感路径分析
- 作者：Sauer M.;Czutro A.;Schubert T.;Hillebrecht S.
- 期刊名称：《Design & Test,IEEE》 | 2013年第4期
48.Linking the Verification and Validation of Complex Integrated Circuits Through Shared Coverage Metrics

机译：通过共享覆盖率指标链接复杂集成电路的验证和确认
- 作者：Hung E.;Quinton B.;Wilton S.J.E.
- 期刊名称：《Design & Test,IEEE》 | 2013年第4期
- Coverage Measurement;
- FPGA Prototyping;
- Hardware Coverage;
- Trace-Buffers;
49.Deriving Feature Fail Rate from Silicon Volume Diagnostics Data

机译：从硅体积诊断数据导出功能失败率
- 作者：Malik S.;Herrmann T.;Madhavan S.;Desineni R.
- 期刊名称：《Design & Test,IEEE》 | 2013年第4期
50.Evolution of Graphics Northbridge Test and Debug Architectures Across Four Generations of AMD ASICs

机译：跨四代AMD ASIC的图形北桥测试和调试架构的演变
- 作者：Margulis A.;Akselrod D.;Ricchetti M.;Rentschler E.
- 期刊名称：《Design & Test,IEEE》 | 2013年第4期
- APU;
- DFD;
- DFT;
- DFX;
- Debug;
51.The Most Important DFT Tool

机译：最重要的DFT工具
- 作者：Davidson S.
- 期刊名称：《Design & Test,IEEE》 | 2013年第4期
52.Dynamic Specification Testing and Diagnosis of High-Precision Sigma-Delta ADCs

机译：高精度Sigma-Delta ADC的动态规格测试和诊断
- 作者：Kook S.;Banerjee A.;Chatterjee A.
- 期刊名称：《Design & Test,IEEE》 | 2013年第4期
53.A New Approach for Automatic Test Pattern Generation in Register Transfer Level Circuits

机译：在寄存器传输级电路中自动生成测试图案的新方法
- 作者：Mirzaei M.;Tabandeh M.;Alizadeh B.;Navabi Z.
- 期刊名称：《Design & Test,IEEE》 | 2013年第4期
- Automatic Testin;
- Canonical Representation;
- RTL Circuits;
- Test Pattern Generation;
54.LCTI–SS: Low-Clock-Tree-Impact Scan Segmentation for Avoiding Shift Timing Failures in Scan Testing

机译：LCTI–SS：低时钟树影响扫描分段，可避免扫描测试中的移位定时失败
- 作者：Yamato Y.;Wen X.;Kochte M.A.;Miyase K.
- 期刊名称：《Design & Test,IEEE》 | 2013年第4期
- clock skew;
- clock tree;
- scan segmentation;
- scan testing;
- shift power reduction;
- switching activity;
55.Design Methods for Parallel Hardware Implementation of Multimedia Iterative Algorithms

机译：多媒体迭代算法并行硬件实现的设计方法
- 作者：Rana V.;Nacci A.A.;Beretta I.;Santambrogio M.D.
- 期刊名称：《Design & Test,IEEE》 | 2013年第4期
56.Identifying Systematic Failures on Semiconductor Wafers Using ADCAS

机译：使用ADCAS识别半导体晶圆上的系统故障
- 作者：Ooi M.P.-L.;Kuan S.H.;Kuang Y.C.;Cheng H.
- 期刊名称：《Design & Test,IEEE》 | 2013年第5期
57.Off-Chip Memory Encryption and Integrity Protection Based on AES-GCM in Embedded Systems

机译：嵌入式系统中基于AES-GCM的片外存储器加密和完整性保护
- 作者：Liu Z.;Zhu Q.;Li D.;Zou X.
- 期刊名称：《Design & Test,IEEE》 | 2013年第5期
- AES-GCM;
- Hardware Architecture;
- Memory Encryption;
- Memory Integrity;
58.FPGA-Based Embedded Tester with a P1687 Command, Control, and Observe-System

机译：具有P1687命令，控制和观察系统的基于FPGA的嵌入式测试仪
- 作者：Crouch A.L.;Potter J.C.;Khoche A.;Dworak J.
- 期刊名称：《Design & Test,IEEE》 | 2013年第5期
- ATE Enhancement;
- Embedded Instrument;
- Embedded Tester;
- FPGAcontrolled Test;
- IJTAG;
- P1687;
- P1687 Tester;
- Protocol-Aware Test;
- Vector Retargeting;
59.Thinking About Adopting IEEE P1687?

机译：考虑采用IEEE P1687？
- 作者：Keim M.
- 期刊名称：《Design & Test,IEEE》 | 2013年第5期
60.A Fault Analysis Perspective for Testing of Secured SoC Cores

机译：故障分析的观点，用于测试安全的SoC内核
- 作者：Ali S.S.;Mazumdar B.;Mukhopadhyay D.
- 期刊名称：《Design & Test,IEEE》 | 2013年第5期
- AES;
- AES key schedule;
- Differential Fault Analysis;
- Fault Model;
- SoC;
61.A Sensor-Assisted Self-Authentication Framework for Hardware Trojan Detection

机译：用于硬件木马检测的传感器辅助自身份验证框架
- 作者：Davoodi A.;Li M.;Tehranipoor M.
- 期刊名称：《Design & Test,IEEE》 | 2013年第5期
- Delay-based detection;
- Hardware Trojan;
- Process variations;
- Sensor-assisted;
62.Effective Scalable IEEE 1687 Instrumentation Network for Fault Management

机译：有效的可扩展IEEE 1687仪表网络，用于故障管理
- 作者：Jutman A.;Devadze S.;Shibin K.
- 期刊名称：《Design & Test,IEEE》 | 2013年第5期
- Embedded Instrumentation;
- Failure resilience;
- Fault Management;
- IEEE 1687;
- IJTAG;
63.Executing IJTAG: Are Vectors Enough?

机译：执行IJTAG：向量足够吗？
- 作者：Portolan M.;Van Treuren B.;Goyal S.
- 期刊名称：《Design & Test,IEEE》 | 2013年第5期
- IJTAG;
- ISA;
- Interactive Testing;
64.Bibliography I

机译：参考书目I
- 期刊名称：《Design & Test,IEEE》 | 1962年第1期
65.Bibliography II

机译：参考书目II
- 期刊名称：《Design & Test,IEEE》 | 1962年第1期
66.Abstracts A-Y

机译：摘要
- 期刊名称：《Design & Test,IEEE》 | 1962年第1期
67.List of abbreviations

机译：缩略语表
- 期刊名称：《Design & Test,IEEE》 | 1962年第1期
68.Reference 1-962

机译：参考1-962
- 期刊名称：《Design & Test,IEEE》 | 1962年第1期
69.Avenues for improvement in the design and calibration of VHF-UHF noise and field strength meters

机译：改进VHF-UHF噪声和场强仪设计和校准的途径
- 作者：Roberts;Willmar K.
- 期刊名称：《Design & Test,IEEE》 | 1960年第2期
70.A general technique for interference filtering

机译：干扰过滤的通用技术
- 作者：Stirrat;W.A.
- 期刊名称：《Design & Test,IEEE》 | 1960年第2期
71.Correspondence ['Measurements of Field Intensity in the Near Field' & 'Field Strength Indicators' - with author replies]

机译：通讯[“近场中的场强测量”和“场强指示符”-作者答复）
- 期刊名称：《Design & Test,IEEE》 | 1960年第2期
72.New line impedance stabilization networks for conducted radio interference measurements up to 100 megacycles

机译：新的线路阻抗稳定网络，用于进行高达100兆周的无线电干扰测量
- 作者：Oishi;K.
- 期刊名称：《Design & Test,IEEE》 | 1960年第2期
73.Design of quasi-peak detectors with specified time constants

机译：具有指定时间常数的准峰值检测器的设计
- 作者：Peless;Yona
- 期刊名称：《Design & Test,IEEE》 | 1959年第1期
74.Control of microwave interference

机译：控制微波干扰
- 作者：Ryan;Alden H.
- 期刊名称：《Design & Test,IEEE》 | 1959年第1期
75.Analysis of through-channel and cross-channel insertion loss in ferrite-wall multiple-circuit feedthrough capacitors

机译：铁氧体壁多回路穿通电容器的通道间和通道间插入损耗分析
- 作者：Melngailis;I.;Williams;E.M.;Foster;J.H.
- 期刊名称：《Design & Test,IEEE》 | 1959年第1期

客服邮箱：kefu@zhangqiaokeyan.com

客服微信
服务号