一种高速串行时钟数据恢复电路

摘要

一种高速串行时钟数据恢复电路，电路采用双向捕获型鉴频器、分频电路、CP、LPF构成电荷泵锁相环，外部时钟频率为125MHz，相位间隔为环路则由半速率数控结构引导时钟单元和复用单元以及半速率鉴相器和数字滤波器构成。既可实现数据的时钟恢复和数据重定时，又消除了传统CDR电路在传输过程中所产生的脉冲“毛刺”现象，同时，实现了在较低功耗下的高速数据流处理，传输效率及电路稳定性能均有较大提升，具有良好的工程应用前景。