一种基于ARM内核的EtherCAT主站控制器

摘要

本申请提供了一种基于ARM内核的EtherCAT主站控制器，应用于一智能机械手，所述控制器包括：控制器外壳；中央处理器，所述中央处理器设置在所述控制器外壳内部，包括：第一处理器，所述第一处理器与EtherCAT总线驱动器连接，处理EtherCAT总线协议；第二处理器，所述第二处理器的一端与所述第一处理器连接，实现与所述第一处理器的数据交互；缓存电路，所述缓存电路与所述第一处理器连接；通讯电路，所述通讯电路与所述中央处理器连接；电源电路，所述电源电路与所述中央处理器、所述通讯电路连接。通过采用双处理器方案，达到了通讯周期为100μs，保证了EtherCAT通讯的高实时性，成本费用低，体积小，且具有丰富的外设接口和输入输出点的技术效果。