基于增强型LUT5结构的二进制加减法器

摘要

本发明涉及二进制加减法器，公开了一种基于增强型LUT5结构的二进制加减法器。本发明中，该二进制加减法器包括增强型5输入LUT5结构、进位链结构和本位异或结构，该LUT5结构利用两个3输入共享的LUT4结构同时实现两位的加减法逻辑，端口资源利用率达到了4/5，且实现可控加减法逻辑（带有加减控制信号输入）时，端口资源利用率更是达到了5/5=100%，相比现有的独立4输入查找表结构实现1位加/减法，端口利用率增加了30%，大大提高了面积利用率。此外，进位链结构包括2位超前进位链结构，将2位进位链逻辑延迟从传统的两个选择器降低到了一个三态反相器的延迟时间，减少了进位传输延迟，提高了加减法器的工作频率。