并行DDS激励PLL频率合成器

摘要

本实用新型为并行DDS激励PLL频率合成器，解决己有频率合成器宽带细步进频的杂散差，输出频率较低以及相位噪声高的问题。恒温晶体（1）作为频率合成器的参考时钟，经过倍频器（2）倍频得到第1直接数字式频率合成器（3）的参考时钟，第1直接数字式频率合成器（3）的输出作为鉴相器（4）的参考输入，鉴相器（4）的输出接压控振荡器（5）的输入，压控振荡器（5）的输出一路作为回环信号，回环信号经过分频器（9）分频输出，作为第2直接数字式频率合成器（6）的参考时钟，第2直接数字式频率合成器（6）的输出作为鉴相器（4）的射频输入信号，压控振荡器（5）的另一路输出信号经过第1放大器（7）进行功率放大后进入本振滤波器（8），滤波后信号经过第2放大器（10）放大输出。