科研证明
文献服务
退出
我的积分:
中文文献批量获取
外文文献批量获取
公开/公告号CN203522647U
专利类型实用新型
公开/公告日2014-04-02
原文格式PDF
申请/专利权人 成都九华圆通科技发展有限公司;
申请/专利号CN201320668735.2
发明设计人 宁涛;吴伟冬;欧阳晨曦;董葆青;马刚;
申请日2013-10-29
分类号
代理机构成都金英专利代理事务所(普通合伙);
代理人袁英
地址 611730 四川省成都市郫县成都现代工业港北片区港大路138号
入库时间 2022-08-22 00:04:37
法律状态公告日
法律状态信息
法律状态
2014-04-02
授权
机译: 用于测试具有增加的时钟频率的电路单元的装置具有用于在正常和倍频模式之间切换连接装置的装置,其中时钟信号和倍频时钟信号分别馈送到电路单元
机译: 锁相环切换电路,用于例如便携式设备具有包括时钟输入和时钟输出的倍频器,其中倍频器的环路带宽小于锁相环的环路带宽
机译: 采样格式系统中的时钟发生器电路和同步信号检测方法以及适用于时钟生成的相位比较器电路
机译:开发出东京工业等世界上最小的采用5nm FinFET CMOS工艺的高性能分数倍频分型时钟电路
机译:具有时钟倍频器电路的超导一阶Σ-Δ调制器的特性
机译:40 Gbit / s / GHz时钟恢复,并使用注入同步窄带环形VCO和辅助PLL对AlGaAs / GaAs-HEMT-IC进行倍频
机译:适用于SoC应用的紧凑型软件控制时钟倍频器
机译:适用于高性能二维和三维集成电路的最佳信号,电源,时钟和热互连网络。
机译:昼夜肝细胞时钟保持同步在不缺席核心核或其他侵略性时钟的情况下保持同步
机译:适用于大型同步网络的低抖动Gb / s CMOS时钟和数据恢复电路
机译:容错时钟同步电路的优化实现