一种基于晶面选择的三应变SOI Si基BiCMOS集成器件及制备方法

摘要

本发明公开了基于晶面选择的三应变SOI？Si基BiCMOS集成器件及制备方法，其过程为：制备SOI衬底；连续生长N-Si、P-SiGe、N-Si层，淀积介质层，制备集电区浅槽隔离和基区浅槽隔离，光刻集电区并磷离子注入，形成集电极接触区和基极接触区，形成SiGe？HBT器件；在NMOS器件区刻蚀深槽，选择性生长晶面为（100）的应变Si外延层，制备应变Si沟道NMOS器件；在PMOS器件有源区，选择性生长晶面为（110）的应变SiGe外延层，制备压应变SiGe沟道PMOS器件；构成基于晶面选择的三应变SOI？Si基BiCMOS集成器件及电路。本发明充分利用张应变Si材料电子迁移率高于体Si材料和压应变SiGe材料空穴迁移率高于体Si材料以及迁移率各向异性的特点，基于SOI衬底，制备出了性能增强的平面BiCMOS集成电路。