基于流水线ADC的低功耗基准电压缓冲器

摘要

本发明涉及基准电压缓冲器，为了解决现有技术充放电速度慢、功耗大的缺点，本发明通过增加放电电流控制电路和充电电流控制电路，若负载电容处于放电的时钟相位，则放电电流控制电路中的CMOS开关阵列闭合，加快负载电容上面的电容泄放，使电容上的电压很快的下降；若负载电容处于充电的时钟相位，充电电流控制电路中CMOS开关阵列闭合，为电容提供额外的充电电路。本发明可以驱动非常大的负载电容，并在较短的时间内即可建立要求的电压精度。