非易失性半导体存储器晶体管、非易失性半导体存储器及非易失性半导体存储器的制造方法

摘要

本发明公开了一种非易失性半导体存储器晶体管、非易失性半导体存储器及非易失性半导体存储器的制造方法，可增大浮置栅极与控制栅极间的电容，并且可降低控制栅极与岛状半导体间的寄生电容。构成非易失性半导体存储器的非易失性半导体存储器晶体管具备：岛状半导体(301)，从衬底侧依序形成有源极区域(303)、沟道区域(304)及漏极区域(302)；中空柱状的浮置栅极(306)，以包围沟道区域外周的方式，使沟道绝缘膜(305)介设于其间而配置；及中空柱状的控制栅极(308)，以包围该浮置栅极外周的方式，使多晶硅层间绝缘膜(307)介设于其间而配置；在浮置栅极、与控制栅极的上面、下面及内侧面之间，介设配置有多晶硅层间绝缘膜。