高速低功耗真单相时钟2D型2/3双模分频器

摘要

本发明公开一种高速低功耗真单相时钟2D型2/3双模分频器，包括两个D触发器，D触发器采用同步触发，CK端接输入时钟，D端接逻辑控制单元的输出；模式切换控制单元输入接分频比控制端MODin和P；自适应功耗控制单元输入接触发器单元输出和模式切换控制单元的输出。本发明的控制电路内嵌集成于D触发器且D触发器采用有比逻辑降低电容负载来提高工作速度，同步工作模式降低分频器引入的时钟抖动，在同等高速下真单相时钟较电流模逻辑结构的电流由毫安级降为微安级，且将传统的由4个D触发器结构优化为2个D触发器，管子节省一半，相应的面积和功耗都减小了，自适应功耗控制模式根据分频比配置使双模预分频器功耗进一步节省50%。