采用CPLD设计的DDS短波发射机用频率合成源

摘要

本发明是采用CPLD设计的DDS短波发射机用频率合成源，它主要由直接数字合成电路、高速DAC变换电路、跟踪滤波与增益控制电路、控制器及锁相晶振源组成，其中：高速DAC变换电路将直接数字合成电路输出的频率数据变換成正弦频率信号；跟踪滤波电路滤除高速DAC变换电路中的杂散与谐波分量，增益控制电路使直接数字合成电路在频率范围内保持幅度稳定的输出；控制器包括微处理器和微机，微处理器通过其接口电路连接微机，并通过上位机实现频率的设置与工作方式的转换；锁相晶振源产生超高频高稳时钟源信号，作为该频率合成源的时钟信号。本发明具有频率精度及分辨率高，频率信号切换时间短，输出幅度恒定，电路简洁且可靠性高等优点。