基于国产FPGA的多路SRIO接口时钟资源共享系统

摘要

本方案属于共享存储技术领域，具体涉及基于国产FPGA的多路SRIO接口时钟资源共享系统。包括：FPGA芯片，所述FPGA上设有：差分输入时钟缓冲器IBUFDS，用于对差分输入的第一电信号和第二电信号进行转换处理，得到单端信号；全局时钟缓冲器BUFG，用于对单端信号进行同步处理，得到无延迟的单端信号；混合模式时钟管理器MMCM，用于对无延迟的单端信号进行处理，得到多倍频的第一时钟信号；还得到第二时钟信号。本方案通过设置将逻辑时钟log_cl、物理层时钟phy_clk和高速串行收发器的并行数据时钟gt_pcs_clk均设置共享，满足了物理位置相邻、传输带宽相同的超过十路的SRIO接口的BUFG资源，减少了BUFG资源，降低了制造成本，具有较高的使用价值和推广价值。