多种类多数量芯片三维堆叠集成封装结构及其制造方法

摘要

本发明公开了一种多种类多数量芯片三维堆叠集成封装结构及其制作方法，该封装结构包括：下层芯片组，包括多个水平排列的芯片；下层塑封层，包裹所述下层芯片组；上层芯片，设置于下层芯片组的上方；上层塑封层，包裹所述上层芯片；电性导出结构，设置于上层芯片的上方，与所述下层芯片组以及上层芯片电性连接。该封装结构及制造方法可以实现多种类、多数量、多功能芯片的三维堆叠集成封装，并形成一种超薄集成结构，能够同时满足多功能、高效能及低成本等要求。

说明书

技术领域

本发明涉及半导体芯片封装技术领域，特别涉及一种多种类多数量芯片三维堆叠集成封装结构及其制造方法。

背景技术

随着手机、PDA、数码相加等移动消费性电子产品对可携式及多功能要求的日益严格，整合更多功能、提升产品效能、薄型化以及降低制造成本逐渐成为终端产品及行业厂商智能化的发展方向。同时，伴随着当下电子产品功能越来越丰富，单一的芯片种类集成封装已不能满足实际使用需要，如何将不同种类的芯片有效的整合封装在同一个集成结构里，契合芯片多功能化的发展方向，已成为封装行业里研究的热门领域。

现有的芯片三维堆叠集成封装结构不能同时满足整合多个数量以及多种类芯片以及超薄封装的要求。

发明内容

为解决上述技术问题，本发明的目的在于提供一种多种类多数量芯片三维堆叠集成封装结构及其制造方法。该封装结构及制造方法可以实现多种类、多数量、多功能芯片的三维堆叠集成封装，并形成一种超薄集成结构，能够同时满足多功能、高效能及低成本等要求。

为实现上述技术目的，达到上述技术效果，本发明通过以下技术方案实现：

一种多种类多数量芯片三维堆叠集成封装结构，包括：

下层芯片组，包括多个水平排列的芯片；

下层塑封层，包裹所述下层芯片组；

上层芯片，设置于下层芯片组的上方；

上层塑封层，包裹所述上层芯片；

电性导出结构，设置于上层芯片的上方，与所述下层芯片组以及上层芯片电性连接。

进一步的，所述下层芯片组包括三个芯片；其中一个芯片为感光芯片，该感光芯片的正面具有感光区，且该感光芯片的正面上连接有透射层，所述下层塑封层不包裹该透射层的外表面。

进一步的，所述下层芯片组通过导电柱结构和金属重布线层的配合与所述电性导出结构电性连接；所述上层芯片通过金属重布线层与所述电性导出结构电性连接。

更进一步的，所述导电柱结构包括上层导电柱和下层导电柱，所述下层导电柱贯穿于感光芯片中，所述上层导电柱贯穿于所述上层塑封层中。

进一步的，所述上层塑封层的上方设有至少一层绝缘介质层和至少一层与上层芯片以及下层芯片组电性连接的金属重布线层；电性导出结构与所述金属重布线层电性连接。

进一步的，所述电性导出结构为焊球、金属凸点或导电胶结构。

本发明进一步提供了一种多种类多数量芯片三维堆叠集成封装结构的制造方法，其包括如下步骤：

S1，提供一表面具有键合膜层的承载片，在键合膜层上形成导电柱；

S2，在该承载片的键合膜层上粘贴芯片；

S3，在承载片的键合膜层上形成塑封层，以对步骤S2粘贴的芯片以及步骤S1中形成的导电柱进行包裹，并通过减薄使导电柱的端面露出；

S4，在步骤S3形成的塑封层上形成金属重布线层，该金属重布线层与步骤S3中的导电柱连接；

S5，在步骤S4形成的金属重布线层上连接多个芯片；

S6，再次形成塑封层，以对步骤S5中连接的多个芯片进行包裹；

S7，将步骤S6得到的结构倒置，去除承载片和键合膜层；

S8，在步骤S3形成的塑封层上形成至少一层与上层芯片和下层芯片组电性连接的金属重布线层和至少一层绝缘介质层，并对应金属重布线层的位置形成电性导出结构。

进一步的，步骤S5中连接的多个芯片的其中一个为感光芯片，该感光芯片的正面具有感光区，且该感光芯片的正面上连接有透射层；在步骤S6中，通过对塑封层减薄使感光芯片的透射层表面暴露，并且在该透射层上形成一层保护膜层；在步骤S8中，该保护膜层被去除。

更进一步的，在上述方法中，所述感光芯片中贯穿有导电柱，该导电柱与步骤S4中的金属重布线层电连接。

进一步的，在上述方法中，金属重布线层的材料为铝、铜、金、铂、镍、锡中的一种或两种及以上的组合。

本发明的有益效果是：

本发明将多种芯片和多数量芯片在竖直方向和水平方向上进行封装，实现了不同种类和多个数量的芯片的有效集成，从而实现了多种类、多数量、多功能芯片的三维堆叠集成封装，并形成一种超薄集成结构，能够同时满足多功能、高效能及低成本等要求。

附图说明

图1为本发明实施例的多种类多数量芯片三维堆叠集成封装结构的结构示意图。

图2至图8为本发明实施例的多种类多数量芯片三维堆叠集成封装结构的制作过程的示意图。

具体实施方式

下面结合附图对本发明的较佳实施例进行详细阐述，以使本发明的优点和特征能更易于被本领域技术人员理解，从而对本发明的保护范围做出更为清楚明确的界定。

如图1所示的一种多种类多数量芯片三维堆叠集成封装结构的较佳实施例，其包括：

下层芯片组，包括多个水平排列的芯片，从左至右分别为第一芯片10、第二芯片11和第三芯片12，该第二芯片11为感光芯片；该感光芯片的正面具有感光区，且该感光芯片的正面的导电结构通过键合胶连接有透射层13；在本实施例中，该透射层13为透光率较好的玻璃板；

下层塑封层14，包裹所述下层芯片组；且下层塑封层14不包裹该透射层13的外表面，即透射层13的外表面暴露在外；

上层芯片15，设置于下层芯片组的上方；

上层塑封层16，包裹所述上层芯片15；

电性导出结构17，设置于上层芯片15的上方，与所述下层芯片组以及上层芯片电性连接。

下层芯片组通过导电柱结构和金属重布线层的配合与所述电性导出结构17电性连接；上层芯片15通过金属重布线层与电性导出结构17电性连接。

具体的，导电柱结构包括上层导电柱18和下层导电柱19，下层导电柱19贯穿于第二芯片11中，上层导电柱18贯穿于上层塑封层16中；下层导电柱19与对应位置的上层导电柱18电连接，上层导电柱18通过上方的金属布线层与电性导出结构17电连接。

在本实施例中，上层塑封层16的上方设有一层与上层芯片15以及下层芯片组电性连接的金属重布线层20，且该金属重布线层20上覆盖有一层绝缘介质层21；电性导出结构17设置于绝缘介质层21的导通孔上，并与其下方的金属重布线层20电性连接。

电性导出结构17可以为焊球、金属凸点或导电胶结构。在本实施例中，电性导出结构17为焊球，其通过设置于绝缘介质层21的导通孔中的焊盘22与所述金属重布线层20电性连接。

上述多种类多数量芯片三维堆叠集成封装结构的制造方法，其包括如下步骤：

S1，提供一承载片23，在该承载片23上形成键合膜层24，在键合膜层24上形成导电柱，即封装结构中所述的上层导电柱18，得到如图2所示的结构；

S2，在该承载片23的键合膜层24上粘贴芯片，即封装结构中所述的上层芯片15，得到如图3所示的结构；

S3，在承载片23的键合膜层24上形成塑封层，即封装结构中所述的上层塑封层16，以对所述的上层芯片15以及所述的上层导电柱18进行包裹，并通过减薄使上层导电柱18的端面露出，得到如图4所示的结构；

S4，在步骤S3形成的上层塑封层16上形成金属重布线层，该金属重布线层与上层导电柱18连接，得到如图5所示的结构；

S5，在步骤S4形成的金属重布线层上连接三个芯片，分别为第一芯片10、第二芯片11和第三芯片12；上层芯片15、第一芯片10和第三芯片12可以为同类芯片，也可以为不同类芯片；其中的第二芯片11为感光芯片；该感光芯片的正面具有感光区111和导电结构；预先在该感光芯片中形成贯穿的导电柱，即封装结构中所述的下层导电柱19，并在感光芯片的正面的导电结构处通过键合胶连接透射层13，在本实施例中透射层为玻璃板；第一芯片10和第三芯片12的导电结构与步骤S4形成的金属重布线层连接，第二芯片10中的下层导电柱19与步骤S4形成的金属重布线层连接，且与对应位置的上层导电柱18连接；该步骤S5最终得到如图6所示的结构；

S6，在所述的上层塑封层16上通过注塑工艺形成塑封层，即封装结构中所述的下层塑封层14，以对步骤S5中连接的三个芯片进行包裹，并对该下层塑封层14进行减薄处理，以使感光芯片上的透射层13表面暴露，并且在该透射层13上形成一层保护膜层25，得到如图7所示的结构；

S7，将步骤S6得到的结构倒置，去除承载片23和键合膜层24，以使上层导电柱18的端面和上层芯片15的导电结构暴露，得到如图8所示的结构；

S8，在上层塑封层16上形成一层与上层导电柱18以及上层芯片15的导电结构连接的金属重布线层20，在该金属重布线层20上覆盖一层绝缘介质层21，在绝缘介质层21对应金属重布线层20的位置开设导通孔，并在该导通孔中形成焊盘22，在焊盘22上形成电性导出结构(焊球)17，并在最后去除保护膜层25，得到如图1所示的三维堆叠集成封装结构。

在上述方法中，金属重布线层的材料为铝、铜、金、铂、镍、锡中的一种或两种及以上的组合；在本实施例中，金属重布线层的材料为铜。金属重布线层通过光刻或蚀刻工艺以及沉积工艺制作而成；沉积工艺可以为涂布制程、物理气相沉积制程、化学气相沉积制程、电镀制程、无电镀制程或其他适合的制程。在本实施例中，金属重布线层采用光刻-沉积工艺制成。

其中的绝缘材料可以为无机材料或有机材料。

本发明将多种芯片和多数量芯片在竖直方向和水平方向上进行封装，实现了不同种类和多个数量的芯片的有效集成，从而实现了多种类、多数量、多功能芯片的三维堆叠集成封装，并形成一种超薄集成结构，能够同时满足多功能、高效能及低成本等要求。

以上所述仅为本发明的实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。