等离子增强原子层沉积法及沟槽/孔的表面成膜方法

摘要

本发明涉及一种改进的等离子增强原子层沉积法及沟槽/孔的表面成膜方法。一种改进的等离子增强原子层沉积法，包括：在一个沉积循环中，在前驱体脉冲关闭或者反应物脉冲关闭后至少进行一次真空吹扫。一种沟槽/孔的表面成膜方法包括：提供半导体基底，所述半导体基底上形成有沟槽或孔；在所述沟槽或孔内，采用上述的等离子增强原子层沉积法进行绝缘膜的沉积。本发明能沉积出均匀性更好、杂质含量更少的薄膜，尤其适宜深沟槽或高深宽比的孔内沉积，例如DRAM、FLASH和逻辑器件中的绝缘膜。