允许多核心操作的基于JTAG的架构

摘要

本公开涉及一种设备，其包括：‑存储器组件，其具有独立结构且包含具有相关联的解码和感测电路系统的至少一个存储器单元阵列以及存储器控制器；‑主机装置，其包含多个核心且通过用于每一对应核心的至少一个通信信道耦合到所述存储器组件；‑控制和JTAG接口，其位于所述至少一个存储器单元阵列中；‑至少一个额外寄存器，其位于所述控制和JTAG接口中，用于处置由所述主机装置提供且待递送到所述解码电路系统和所述控制器以执行修改操作的数据、地址和控制信号。