用于具有可编程增益放大器输入级的Delta-Sigma ADC的比率增益误差校准方案

摘要

本发明公开了一种模数转换器(ADC)，该ADC包括电压输入端子、参考输入端子、缓冲电路和控制逻辑部件。该缓冲电路包括输入端子和输出端子以及可变电阻器，该可变电阻器包括并联连接的电阻分支。该控制逻辑部件被配置为在校准阶段中：确定要校准增益误差的给定增益值，确定该缓冲电路中的该电阻分支的将用于实现该给定增益值的集合，连续地启用该集合的该可变电阻器的不同电阻分支直到该集合的所有电阻分支已被启用，确定在启用该集合的所有电阻分支之后得到的输出代码，以及从该输出代码确定该给定增益值的增益误差。该控制逻辑部件被进一步配置为基于该给定增益值的增益误差采取校正动作。

说明书

相关专利申请

本申请要求2019年5月24日提交的美国临时专利申请第62/852678号的优先权，该申请的内容全文并入本文。

技术领域

本公开涉及模数转换器(ADC)，尤其涉及用于具有可编程增益放大器(PGA)增益输入级的Delta-Sigma(Δ-Σ)ADC的比率增益误差校准方案。

背景技术

模数转换器用于针对消费者、工业应用等的电子器件中。通常，模数转换器包括用于接收模拟输入信号并且输出与模拟输入信号成比例的数字值的电路。该数字输出值通常呈并行字或串行数字位串的形式。存在许多类型的模数转换方案，诸如电压-频率转换、电荷重分布、积分调制及其他。通常，这些转换方案中的每个转换方案具有其优点和缺点。使用越来越多的一种模数转换器是开关电容器的Δ-Σ转换器。

可使用用于输入电压和参考电压两者的PGA或者开关电容器采样电路来实现ADC的输入级。然后可通过输入采样电容器与参考采样电容器之间的比率或用于全差分结构的一对电容器之间的比率来确定输入级的增益。ADC的输入级的增益可用于将ADC的输入更紧密地匹配到一个范围内，在该范围内ADC被配置为将模拟信号转换为数字信号。例如，如果ADC的电压范围为0伏到2伏，但预期的ADC输入只会在0伏到1伏的范围内，则ADC可向其输入施加2的增益，使得ADC输入的可能值与ADC的范围相匹配。

在ADC的输入级中使用增益可能引入增益误差。可使用已知的、准确的参考电压来测试增益误差。然而，当ADC被部署在各种电子设备中时，此类电子设备可不具有准确的参考电压或无法获得准确的参考电压。因此，此类ADC的自检可能无法实现或不切实际。而且，测试ADC可能需要测试输入级中的每个增益排列或电容增益的组合。因此，测试此类ADC可能非常缓慢，因为每个增益设置都必须进行测试并且其建立时间可能很长。本公开的实施方案的发明人已经发现了用于测试ADC的系统和方法，它们解决了这些挑战中的一个或多个挑战。

发明内容

本公开的实施方案可包括一种模数转换器(ADC)。该ADC可包括ADC电压输入端子、ADC参考输入端子、缓冲电路、多路复用器和控制逻辑部件。该缓冲电路可包括缓冲电压输入端子、缓冲电压输出端子和可变电阻器，该可变电阻器包括彼此并联连接的电阻分支，其中每个电阻分支是能够单独选择的。该多路复用器可连接在该ADC电压输入端子和该缓冲电压输入端子之间以及该ADC参考输入端子和该缓冲电压输入端子之间；该控制逻辑部件可被配置为在校准阶段中：使该多路复用器将该ADC参考输入端子路由到该缓冲电压输入端子，确定要校准增益误差的ADC的给定增益值，确定该缓冲电路中的该电阻分支的将用于实现该给定增益值的集合，连续地启用该集合的该可变电阻器的不同电阻分支直到该集合的所有电阻分支已被启用，确定在启用该集合的所有电阻分支之后得到的输出代码，以及从该输出代码确定该ADC的该给定增益值的增益误差。该控制逻辑部件还可被配置为基于ADC的给定增益值的增益误差采取校正动作。

本公开的实施方案可以包括系统。该系统可包括ADC参考电压源，该ADC参考电压源连接到上述ADC的实施方案中的任一个实施方案以及上述ADC的实施方案中的任一个实施方案的ADC参考输入端子。

本公开的实施方案可包括由上述实施方案的任一系统或ADC执行的方法。

附图说明

图1是根据一些实现方式的用于ADC增益误差校准的示例系统的图示。

图2是根据本公开的实施方案的用于ADC比率增益误差校准的示例系统的图示。

图3示出了根据本公开的实施方案的模拟输入多路复用器的示例实现。

图4是根据本公开的实施方案的Δ-Σ调制器电路的示例实现方式的图示。

图5是根据本公开实施方案的缓冲电路的示例具体实施的图示。

图6示出了根据本公开的实施方案的可变电阻器的示例实现方式。

图7示出了根据本公开的实施方案的Δ-Σ调制器回路电路的示例实现方式。

图8示出了根据本公开的实施方案的采样电路的示例实现方式。

图9示出了根据本公开的实施方案的由控制电路生成以用于采样电路的命令的时序图。

图10示出了根据本公开的实施方案的由控制电路生成以用于采样电路的另外的命令的时序图。

图11示出了根据本公开的实施方案的由控制电路生成的命令的时序图，该时序图在与图10的时序图组合时为ADC提供有效增益1。

图12示出了根据本公开的实施方案的用于确定具有电容增益输入级的ADC的比率增益误差的示例方法。

具体实施方式

本公开的实施方案包括ADC。该ADC可实现在任何更大的设备内，或者可为独立设备。该ADC可包括ADC电压输入端子、ADC参考输入端子、缓冲电路、多路复用器和控制逻辑部件。该ADC电压输入端子可接受电压信号，在正常操作阶段将针对该电压信号进行模数转换。该ADC参考输入端子可接受电压信号，该电压信号限定ADC电压输入端子的信号的输入范围。该缓冲电路可被配置为对路由到其的信号进行采样。该缓冲电路可包括缓冲电压输入端子、缓冲电压输出端子和可变电阻器。该缓冲电压输入端子可通过多路复用器连接到ADC参考输入端子(在校准操作阶段中)或ADC电压输入端子(在正常操作阶段中)。该可变电阻器可包括彼此并联连接的可单独选择的电阻分支。可由控制逻辑部件生成用于选择该电阻分支的控制信号。每个电阻分支可包括两个电阻器。两个电阻器中的每一个电阻器的量值可等于连接到该可变电阻器的采样电路中的反馈电阻器的量值。启用的电阻分支的数量可限定ADC的增益。该ADC电路可包括积分电路诸如Δ-Σ模拟回路电路，以累积由缓冲电路采样的值并产生输出代码。该多路复用器可连接在该ADC电压输入端子和该缓冲电压输入端子之间以及该ADC参考输入端子和该缓冲电压输入端子之间；该控制逻辑部件可被配置为在正常操作阶段中使多路复用器将ADC电压输入端子路由到缓冲电压输入端子。该控制逻辑部件可被配置为在校准阶段使多路复用器将ADC参考输入端子路由到缓冲电压输入端子。该控制逻辑部件可被配置为在校准阶段中确定要校准增益误差的ADC的给定增益值。该控制逻辑部件可被配置为在校准阶段中确定该缓冲电路中的电阻分支的将用于实现该给定增益值的集合。在校准阶段，该控制逻辑部件可被配置为连续地启用该集合的可变电阻器的不同电阻分支，直到该集合的所有电阻分支已被启用。该控制逻辑部件可被配置为在校准阶段确定在启用该集合中的所有电阻分支之后产生的输出代码。该控制逻辑部件可被配置为在校准阶段从输出代码确定ADC的给定增益值的增益误差。该控制逻辑部件可被配置为基于ADC的给定增益值的增益误差采取校正动作。

结合上述实施方案中的任一个，该控制逻辑部件可被进一步配置为在连续地启用该集合中的可变电阻器的给定不同电阻分支时，禁用该可变电阻器的所有其他电阻分支。

结合上述实施方案中的任一个，该控制逻辑部件可被进一步配置为在校准操作阶段：确定要校准增益误差的ADC的另一增益值；确定将用于实现该另一增益值的电阻分支的另一集合；连续地启用该电阻分支的另一集合中的子集，同时禁用该电阻分支中的剩余电阻分支，直到该电容器的另一集合中的所有电阻分支已被启用；确定在启用该电阻分支的另一集合的所有电阻分支之后产生的输出代码；以及从该输出代码确定ADC的另一增益值的增益误差。针对ADC的任何合适的增益值，可能会重复此情况。

结合上述实施方案中的任一个，该控制逻辑部件可被进一步配置为在正常操作模式下通过启用该集合的电阻分支来启用给定增益值。

结合上述实施方案中的任一个，该ADC还可包括采样电路。该采样电路可被配置为对缓冲电路的输出进行采样，选择性地将增益施加到缓冲电路的输出，并且向积分器电路提供该缓冲电路的具有所施加的增益的所采样的输出。该积分器电路可被配置为添加由采样电路累积的电荷值。

结合上述实施方案中的任一个，该缓冲电路的具有所施加的增益的所采样的输出可相对于ADC参考输入端子上的由缓冲电路接收的电压具有有效增益1。

结合上述实施方案中的任一个，ADC的给定增益值是整数G，并且集合的大小是G-1。

结合上述实施方案中的任一个，该集合中的每个电阻分支可被启用以用于将由采样电路在转换时段内采样相同数量的样本。该采样电路可被配置为对与该集合中的每个电阻分支的启用对应的(G-1)个转换时段的持续时间进行采样。该采样电路还可被配置为对与该可变电阻器的所有电阻分支的禁用对应的附加转换时段进行采样。该控制逻辑部件还可被配置为根据来自(G-1)个转换时段和附加转换时段中的每个转换时段的样本的平均值来确定增益误差。

结合上述实施方案中的任一个，每个电阻分支可被启用以用于将由采样电路在转换时段内采样相同数量的样本，从而得到样本的总数。样本的该相同数量可等于样本的总数除以ADC的给定增益值。

结合任一上述实施方案，样本的总数除以ADC的给定增益值的得数没有余数。

结合上述实施方案中的任一个，给定增益值可以是2的倍数，并且ADC可包括加法和移位电路以实现电荷的平均值，从而确定增益误差。

图1是根据一些实现方式的用于ADC增益误差校准的示例系统100的图示。系统100可包括ADC 102。ADC 102可以是Δ-ΣADC。系统100可被配置为确定ADC 102中的增益误差。

ADC 102可被配置为将模拟输入信号转换为数字输出代码。模拟输入信号可为单端的(未示出，在这种情况下，接收电压作为输入，并且将接收的电压与接地电压进行比较)或差分的，如图1所示。差分模拟输入可以是ADC 102的VIN+端子与VIN-端子之间的电压差，从而得到总和VIN(VIN＝VIN+-VIN-)。ADC 102可被配置为接收参考电压。参考电压可以是单端的(未示出，在这种情况下，接收电压作为参考，并且将接收的参考电压与地进行比较)或差分的，如图1所示。差分模拟输入可以是ADC 102的VREF+和VREF-端子之间的电压差，从而可得到总的VREF(VREF＝VREF+-VREF-)。这些差分电压可附加到某个共模电压，在图中未描绘。输出代码可以是与VIN/VREF成比例的值。ADC代码可被给定为(ADC代码＝K*VIN/VREF)，其中K是常数。

ADC 102可具有表示为G的模拟增益。该模拟增益G在ADC 102内部放大输入信号VIN，使得由ADC 102转换的电压实际上为G*VIN。在这种情况下，ADC 102的转移函数变为(ADC代码＝G*K*VIN/VREF)。

VREF可限定可由ADC 102转换的电压输入的范围。对于单端转换器，适用于A/D转换的输入电压范围可为[0,VREF]。对于全差分转换器，适用于A/D转换的输入电压范围可为[-VREF,+VEF]。当施加增益G时，ADC 102的输入电压范围仍然相同，但适用于G*VIN，因此输入电压范围实际上变为单端转换器的[0,VREF/G]和全差分转换器的[-VREF/G,+VREF/G]。在该范围之外，A/D转换可能会出现更大的不准确性，输出代码可能被剪辑，并且转换器的整体线性度可能不再得到保证。

ADC 102可被配置为通过各种方法实现模拟增益G，但是由于物理实现方式限制(诸如ADC 102中的模拟部件之间的失配)，ADC 102的实际传递函数性能可能不能完全等于预期的或理想的传递函数性能。因此，系统100可使增益测量和补偿在ADC 102中进行，以便更接近于所期望的或理想的传递函数(G*K*VIN/VREF)。在实现传递函数的增益时产生的误差被称为ADC的增益误差。然后ADC传递函数可等于G*K'*VIN/VREF，其中(K'/K-1)是增益G的增益误差。本公开的实施方案的发明人已经发现，除了如温度或电源电压等其他参数之外，增益误差可变化并且取决于增益G。增益误差是ADC 102的线性传递函数的斜率上的误差。其他误差也可能发生并被表征，其中除增益误差之外还发生此类误差。此类其他误差可包括偏移误差、积分非线性误差和微分非线性误差。这些其他误差可独立于增益误差，并且可单独解决。

为了测量ADC 102的增益(并从而评估增益误差)，执行两次测量。从这两次测量中可提取这些数据点的交点的直线方程并确定线的斜率。如果这两个点相距更远，那么测量引起的不准确性将变得不太重要，并且与所测量的电压相比，如果测量的不准确性很小，则可忽略不计。通常，这两次测量是通过单端转换器的0电压输入和满量程电压范围(FS)以及全差分转换器的负满量程(-FS)和正满量程(+FS)进行的。满量程信号可包括输入电压范围的极值。为了最大限度地提高增益误差测量的准确性，系统通常以如下方式被测量：对于单端转换器而言，VIN为零(VIN＝FS＝VREF/G)，并且对于全差分转换器而言，VIN＝-FS＝-VREF/G并且VIN＝FS＝VREF/G。这在图1中被描绘为ADC 102的VIN输入连接到施加-FS值、0值或+FS值的电压源101。同时，ADC 102的VREF输入连接到电压源103，其值是恒定的并且等于VREF。

零值测量可测量ADC 102的偏移。为了测量偏移，可在ADC 102的VIN输入处施加零伏电压，并且观察ADC 102的输出。可通过将VIN+和VIN-输入短接在一起来实现零值测量，从而导致ADC 102的VIN输入处的VIN＝0。这可在ADC 102内部执行。然而，这可能更难以准确地生成FS信号，其中ADC 102的整个输入范围由电压输入使用。当G＝1时，可通过对VREF输入和VIN输入进行多路复用的输入开关来生成具有VREF电压的VIN。然而，如果G不等于1，则无法轻松生成FS信号，因为它不是现有电压的简单复制，例如通过短接VIN+和VIN-来得到0伏，或通过连接到VREF+端和VREF-端来得到VREF。FS＝VREF/G输入电压通常是通过另一电压源或通过将参考电压用作参考元件的DAC来生成的。然而，本公开的发明人已经发现，由于DAC的总未调整误差或参考电压的不准确性，此类FS信号可能会不准确。参考电压的不准确性可能直接导致产生ADC 102的增益测量中的额外误差源，并且在某些情况下，甚至可能成为ADC 102性能的主要误差源。而且，添加DAC或电压源来生成此类参考电压可能增加系统100的总系统成本。此外，在系统100的操作期间，为生成此类参考电压而添加的DAC或电压源可能无法有效地施加到ADC 102以测量增益误差。此外，因为给定ADC可包括许多不同的增益设置，所以要为待测试的G的每个新值生成不同的电压。创建每个此类参考电压所需的稳定时间可能会延迟ADC 102的评估。

因此，本公开的实施方案的发明人已经发现，期望一种无需通过将参考电压除以增益(VREF/G)来生成FS信号而测量增益误差的系统。本公开的实施方案的发明人已经发现了一种系统，该系统可具有显著优点，例如不需要使用外部电压源或DAC，并且稳定时间更短。此类系统可仅使用零值测量(VIN＝0)和VIN＝VREF电压而不是满量程(VREF/G)电压来测量增益误差，从而通过使用跨所有增益的输入电压来减少由电压测量引起的不准确性。然而，使用标准ADC时，增益大于1不可能允许输入电压VIN大于VREF/G(因此VIN*G大于VREF)。本公开的实施方案至少解决了这些问题中的一些问题，并且包括ADC，该ADC允许针对任何给定增益G输入VIN＝VREF，同时仍然允许对获得的增益误差进行准确评估。

图2是根据本公开的实施方案的用于ADC比率增益误差校准的示例系统200的图示。

系统200可为适用的或包括任何合适的ADC，诸如ADC 203。ADC 203可包括在微控制器、处理器、移动设备、计算机、智能电话、平板电脑、功率转换器、控制器、电源、传感器、车辆或任何其他合适的电子设备中。ADC 203可为Δ-ΣADC。而且，ADC 203可包括电容增益输入级。系统200可被配置为确定ADC 203中的增益误差。而且，系统200可被配置为基于任何确定的增益误差来校准ADC 203的操作，或者采取任何其他合适的校正动作。

ADC 203可包括ADC电压输入端子，诸如VIN+和VIN-。ADC 203可包括ADC参考输入端子，诸如VREF+和VREF-。

ADC 203可被配置为将模拟输入信号转换为数字输出代码。模拟输入信号可为单端的(未示出，在这种情况下，接收电压作为输入，并且将接收的电压与地进行比较)或差分的，如图2所示。差分模拟输入可以是VIN+与VIN-之间的电压差，从而可得到总和VIN(VIN＝VIN+-VIN-)。ADC 203可被配置为接收参考电压。参考电压可以是单端的(未示出，在这种情况下，接收电压作为参考，并且将接收的参考电压与地进行比较)或差分的，如图2所示。差分模拟输入可以是VREF+和VREF-之间的电压差，从而可得到总和VREF(VREF＝VREF+-VREF-)。这些差分电压可附加到某个共模，在图中未描绘。然后，输出代码可能是与VIN/VREF(ADC代码＝K*VIN/VREF，其中K是常数)成比例的值。

ADC 203可具有可变、可选择的增益，其值表示为G。该模拟增益G在ADC 203内部放大输入信号VIN，使得ADC 102转换的电压实际上为G*VIN。在这种情况下，ADC 203的转移函数变为：ADC代码＝G*K*VIN/VREF。

VREF可限定可由ADC203转换的电压输入的范围。对于单端转换器，适用于A/D转换的输入电压范围可为[0,VREF]。对于全差分转换器，适用于A/D转换的输入电压范围可为[VREF-,VREF+]。当施加增益G时，ADC 203的输入电压范围仍然相同，但适用于G*VIN，因此输入电压范围实际上变为单端转换器的[0,VREF/G]和全差分转换器的[VREF-/G,VREF+/G]。在该范围之外，A/D转换可能会出现更大的不准确性，输出代码可能被剪辑，并且转换器的整体线性度可能不再得到保证。

ADC 203可连接到电压源201。电压源201的电压可在+/-VREF或0之间选择。电压源201可在系统200外部(利用外部电压源或多路复用器)或在系统200内部生成电压。这些电压可通过模拟输入复用器204施加。模拟输入复用器204可以任何合适的方式实现。模拟输入复用器204可被配置为生成VOUT信号(VOUT+-VOUT-)，使得VOUT＝+/-VREF或0。VOUT信号可被提供给Δ-Σ调制器电路205。

ADC 203可为Δ-ΣADC，因此包括Δ-Σ调制器电路205。Δ-Σ调制器电路205可以任何合适的方式例如由数字电路、模拟电路、由处理器(未示出)执行的指令或它们的任何合适的组合来实现。Δ-Σ调制器电路205可包括具有模拟增益G的输入缓冲级，以便能够放大在VI+/VI-输入端子上接收的输入。Δ-Σ调制器电路205可在没有任何修改的情况下接收从ADC 203的VREF+/-输入端子路由的参考电压信号。

系统100可包括电压参考部件202。电压参考部件202可以任何合适的方式实现。电压参考部件202可为系统200生成参考电压。电压参考部件202可在系统200中的ADC 203(未示出)内部或ADC 203外部。而且，电压参考部件202可在系统200的外部。

Δ-Σ调制器电路205可被配置为基于其输入生成比特流。Δ-Σ调制器电路205的电压输入(将要根据增益G放大)可表示为VI+和VI-。Δ-Σ调制器电路205还可包括参考电压的输入，以VREF+和VREF-表示。比特流可被发送到数字滤波器206。数字滤波器206可由数字电路、模拟电路、由处理器(未示出)执行的指令或它们的任何合适的组合来实现。数字滤波器260可被配置为在转换时段结束时产生数字输出代码，时间增量表示为TCONV。TCONV可以足够长，以便Δ-Σ调制器电路205处理其输入以生成比特流。

在一个实施方案中，系统200可被配置为针对任何给定增益G(G整数)设置来评估ADC 203的增益误差，而无需生成不同的参考信号，例如+/-VREF/G信号。在另一个实施方案中，系统200可被配置为评估ADC 203的增益误差，而无需通过使用模拟输入多路复用器204来切换Δ-Σ调制器电路205的输入处的现有电压，以生成任何外部电压参考或DAC。

ADC 203可包括控制逻辑部件207。控制逻辑部件207可由数字电路、模拟电路、由处理器执行的指令或它们的任何合适的组合来实现。控制逻辑部件207可被配置为在校准阶段或在正常阶段选择性地操作ADC 203。在校准阶段，可控制Δ-Σ调制器电路205的输入，以便评估ADC 203是否具有任何增益误差的方式操作ADC 203，并且基于这样的确定，调整ADC 203的操作以考虑这样的增益误差。在该正常阶段，可控制Δ-Σ调制器电路205的输入，以便以基于来自电压源201和参考部件202的输入来生成数字代码输出的方式操作ADC203，该输入反映了系统200为其请求相关联数字值的模拟信号。控制逻辑部件207可被配置为选择性地操作模拟输入多路复用器204、Δ-Σ调制器电路205和数字滤波器206中的一者或多者。

图3示出了根据本公开的实施方案的模拟输入多路复用器204的示例实现方式。模拟输入复用器可包括八个开关301-308。开关301可将VIN+连接到VOUT+。开关302可将VIN-连接到VOUT+。开关303可将VREF+连接到VOUT+。开关304可将VREF-连接到VOUT+。开关305可将VIN+连接到VOUT-。开关306可将VIN-连接到VOUT-。开关307可将VREF+连接到VOUT-。开关308可将VREF-连接到VOUT-。在任何给定时间，开关301、开关302、开关303和开关304中仅有一个可被启用，其余被禁用。同样地，开关305、开关306、开关307和开关308中仅有一个可被启用，其余被禁用/关闭。图3中的开关的启用或禁用可在控制逻辑部件207(未示出)的方向上执行。该实现方式允许生成所需的+/-VREF或零差分电压。对于零值测量，可启用开关301和开关305，或者可启用开关302和开关306。对于+VREF测量，可启用开关303和开关308。对于-VREF测量，可启用开关304和开关307。在这些示例中的每个示例中，可禁用剩余的开关。虽然作为独立部件示出，但是模拟输入多路复用器104可实现为在ADC 203内部、ADC 203外部或Δ-Σ调制器电路205内部的特定电路。模拟输入复用器204还可包括额外的部件并且可实现为较大复用器的一部分，只要模拟输入复用器204可在A/D转换的整个期间将VOUT连接到+/-VREF或0。

图4是根据本公开的实施方案的Δ-Σ调制器电路205的示例实现方式的图示。

Δ-Σ调制器电路205可包括缓存电路401、控制电路402和Δ-Σ调制器电路403。缓冲电路401、控制电路402和Δ-Σ调制器电路403可由模拟电路、数字电路、由处理器(未示出)执行的指令或它们的任何合适的组合来实现。

缓冲电路401可包括缓冲输入电压端子VI+和VI-。缓冲电路401可被配置为对VI+和VI-上的输入电压进行采样。此外，缓冲电路401可被配置为将增益G施加到输入电压信号，并且在缓冲输出电压端子VO+和VO-上输出这些信号。缓冲电路401可被配置为基于控制电路402的命令或信号来进行操作。控制电路402还可从控制逻辑部件207(未示出)接收命令或信号。Δ-Σ调制器电路403可被配置为生成输出比特流，该输出比特流将馈送到ADC203中的数字滤波器206。Δ-Σ调制器电路403可被配置为对采样值进行积分，该采样值是由缓冲电路401输出的并且是在Δ-Σ调制器电路403处在其输入引脚VINT+/-处接收的。VREF+和VREF-的参考输入信号(也表示为VREF+和VREF-)可不加修改地路由到Δ-Σ模拟回路输入电路403参考引脚。Δ-Σ调制器电路403可被配置为实现具有固定增益的调制器电路。出于图4的示例的目的，固定增益可等于例如1，因为其不改变增益误差测量。

图5是根据本公开的实施方案的缓冲电路401的示例实施方式的图示。

如图5所示的缓冲电路401可包含通过可变电阻器503(表示为RG)实现的可变增益。缓冲电路401可通过使用两个单独的运算放大器502A和502B(表示为A1和A2)的全差分放大器实现为可变增益精确输入缓冲器。该实施方式可被修改以产生所描绘的输入缓冲电路401的单端版本。

缓冲电路401可包括输入电路501A、501B，其由可充当抗混叠滤波器或EMI滤波器的R-C一阶滤波器创建。输入电路501可各自包括连接到电阻器(表示为REMI)的输入端子VI+/-，该电阻器连接到电容器(表示为CEMI)，该电容器接地。该REMI可以进一步连接到相应运算放大器502的非反相端子。输入电路501可在一侧连接到缓冲电路401的相应VI+或VI-模拟输入端，并且在另一侧连接到相应运算放大器502的非反相输入端。运算放大器502可以是匹配的，并且它们的实施方式可以是任何合适的类型。运算放大器502的反相输入端可通过包括相应电阻器505A、505B的电阻反馈连接到其相应输出端，该电阻反馈的值可表示为RF。运算放大器502的两个非反相输入端之间是可变电阻器503，其值被表示为RG。运算放大器502中的每一个运算放大器的输出端连接到另一个一阶R-C滤波器504，该滤波器可充当抗混叠滤波器，该抗混叠滤波器用于连接到输出端子VO+和VO-的Δ-Σ调制器电路403(未示出)的输入。一阶R-C滤波器504可包括电阻器的两个实例，表示为RFLT，其连接到相应运算放大器502的输出端以及相应的输出端子引脚VO+和VO-。一阶R-C滤波器504可包括连接在输出端子引脚VO+和VO-之间的电容器(表示为CFLT)。

如果两个运算放大器的增益是无穷大的，则转移函数从VI+/-到VO+/-的增益等于(G＝1+2*RF/RG)。缓冲电路401可实现任何增益G，只要可变电阻器503满足等式(RG＝2*RF/(G-1))。然后，根据该实施方式中的定义，G大于1，并且当RG无穷大时G只能等于1，这可能在电阻器RG被开路电路替换时发生(因为开路具有一阶近似的无穷大电阻)。由于增益是两个电阻器值RF和RG的函数，因此其易受RF和RG值之间的失配的影响。因此，缓冲电路401可能易于由于电阻器失配而出现增益误差。本公开的实施方案可使用可变电阻器RG的特定实施方式来评估该增益误差，而无需在ADC 203的输入端处连接特定电压，诸如+/-VREF/G。

VREF的满量程值不应超过运算放大器502的输出范围。这可被执行以避免当在可变电阻器503中选择一个电阻器分支时缓冲电路401中乘以2的任何电压的截幅，如下文更详细地讨论。中间电压(VINT+/-)可能不会被截幅以实现对VREF的这种限制。

图6示出了根据本公开的实施方案的可变电阻器503的示例实现方式。在一个实施方案中，可通过并联连接的多个可单独选择的电阻分支或路径来实现可变电阻器503。可变电阻器503的第一端子605和第二端子606之间的每个电阻路径可包括串联连接的具有值RF的电阻器602的两个实例。可以利用开关601来选择性地启用或禁用每个电阻路径。开关601可由命令SG[1…N]控制。在给定的电阻路径中，开关601的两个实例可用于串联连接的电阻器602的两个实例的任一端。由于所有电阻器602被并联地组织成组，每个组包括值为2*RF的电阻，因此当开关601闭合或启用(例如，其中所施加的命令SG[1…N]为逻辑高)时，可变电阻器503的电阻器值等于2RF/N。这可以假设给定开关601的导通电阻可以被忽略掉。如果开关匹配并且它们的导通电阻等于RON，则当所有开关闭合或启用时，可变电阻器503的电阻值等于2(RF+RON)/N。当开关全部打开或禁用(其中所施加的命令SG1[…N]为逻辑低)时，可变电阻器503可等同于具有无穷大电阻值的开路。

如果在如图5所示的缓冲电路401的实施方式中使用如图6所示的可变电阻器503的实施方式，则缓冲电路401的增益可由命令SG[1…N]限定。如果所有命令都是逻辑高，则将选择最大增益并且该增益将等于(G＝1+2*RF/RG＝N+1)，假设开关的导通电阻可忽略不计。

如果导通电阻在可变电阻器503的电阻器阵列中不可忽略，则可变电阻器503的电阻可被给定为

RG＝2(RF+RON)/N

其中N为启用的电阻分支的数量。为了匹配可变电阻器503内存在的该导通电阻，图5的电阻器505可被串联电路替换或取代，该串联电路包括具有RF值的电阻器和闭合开关。该串联电路的电阻将为(RF+RON)，并且电阻器元件的电阻之间的比率仍然等于N/2。因此，可通过匹配来补偿非理想开关的影响。

在图6的可变电阻器503中，如果仅启用数量k的开关601而其他N-k个开关保持禁用，则增益将改变为等于(G＝k+1)。因此，可变电阻器503可实现准确的可变增益输入缓冲器，该准确的可变增益输入缓冲器可实现增益G的介于1和N+1之间的任何值。增益G的值可以通过启用开关601的任何组合来获得，该开关是通过SG[1…N]的逻辑高命令启用的，使得G-1被启用并且其余(N-G+1)被禁用。例如，可变电阻器503可通过启用SG[1…N]命令中的任何一个来实现增益2，同时禁用所有其他命令，从而启用单个电阻分支，同时禁用所有其他电阻分支。这等同于在端子605、606之间仅启用电阻器的一个分支。当所有开关601被禁用时，可变电阻器503可实现增益1。由于电阻器602不与电阻器505完全匹配，因此可变电阻器503可易于由于电阻器不匹配而获得误差。本公开的实施方案可实现开关SG[1…N]的特定命令，使得ADC 203的增益基本上保持在1，但是，可以在不使ADC 203饱和的情况下并且利用可在0和VREF之间选择的简单输入来评估和测量用于校准的增益G选择的增益误差，以获得计算增益误差所必需的零测量值和满量程测量值。

图7示出了根据本公开的实施方案的Δ-Σ调制器回路电路403的示例实现方式。

Δ-Σ调制器回路电路403可包括采样电路701、控制电路702和Δ-Σ模拟回路电路703。电路701、702、703可由模拟电路、数字电路或它们的任何合适的组合来实现。

采样电路701可包括输入电压端子VI+和VI-，以及输出电压端子VO+和VO-。采样电路701可被配置为对其输入电压端子处的输入进行采样，将增益施加到其输入电压，并且将放大的输入电压提供给Δ-Σ模拟回路电路703。采样电路701可包括增益。该增益可包括可选择的增益，诸如介于0.5x和1x之间的选择。该增益可由控制电路702选择。控制电路702继而可由控制逻辑部件207控制。采样电路701可被配置为对缓冲电路401的输出进行采样，将增益选择性地施加到缓冲电路401的输出，并且将缓冲电路401的具有所施加的增益的输出提供给积分器电路诸如Δ-Σ模拟回路电路703，该积分器电路被配置为累积来自采样电路701的电荷值。缓冲电路401的采样输出相对于在校准阶段期间由缓冲电路401接收的ADC参考输入端子上的电压可具有有效增益1。

Δ-Σ模拟回路电路703可包括连接到采样电路701的输出端VO+/-的输入端子VSD+/-。Δ-Σ调制器403的VREF+/-电压参考输入端可连接到Δ-Σ模拟回路电路703的VREF+/-输入端。703和403电路的比特流输出端可连接在一起并连接到数字滤波器206。

可使用采样电路701的0.5x的增益选择，使得当由控制电路402选择可变电阻器503的一个电阻器分支时，则所得增益为1。如上所示，可变电阻器503的单个电阻器分支可包括值RF的两个电阻器602。这可导致输入缓冲器401的增益基本上等于2x(如果电阻器是匹配的并且运算放大器502的增益是无穷大的)。因此，当采样电路701的增益设置为0.5x时，ADC 203的总增益可等于1。也可通过选择采样电路701和输入缓冲电路401两者上的增益1x(通过将所有SG[1…N]命令切换到逻辑低)来获得ADC 203增益1。

图8示出了根据本公开的实施方案的采样电路701的示例实现方式。采样电路701可实现为1x或0.5x的可选择增益。输入VI+/-的采样可以通过经由值为CIN的电容器804将输入电压转换为电荷来实现。当在电容器804上发生双采样时，Δ-Σ调制器电路403有效地具有增益1x。如果对电容器804执行简单采样，则增益将有效地为0.5x。

采样功能可通过开关801、802、803、805来执行。对开关801、802、803、805的控制可通过控制电路702和控制逻辑部件207进行。可在两个阶段中执行采样。当在第一阶段中对输入电压VI+/-进行采样时，电容器804的顶板(最靠近VO+/-的那些)通过开关805有效地连接到低阻抗共模电压源806。控制开关805的命令S1为逻辑高，从而启用或闭合开关805。在该第一阶段中，开关801可将电容器804的底板(最靠近VI+/-的那些底板)连接到输入端VI+/-。控制开关801的命令基本上与控制开关805的命令共享。然而，将小的非重叠延迟施加到控制开关801的命令。因此，控制开关801的命令可表示为S1D。这可允许在不损失的情况下实现采样电荷的转移。在第二阶段期间，根据增益配置是否分别被选择为1x或0.5x，启用开关802或开关803。在该阶段期间，开关命令S1和S1D被禁用或为逻辑低。该第二阶段可表示为转移阶段。

在转移阶段期间，如果开关802被启用，则可在电容器804上对来自VI+/-的信号进行重采样。开关802的命令信号可表示为S2G1。在这种情况下，开关803可被禁用。在第一阶段和第二阶段中发生的采样可以相反的极性执行，使得转移的电荷有效加倍。为此，输出端VO+/-在第二(转移)阶段期间连接到积分器电路的低阻抗输入，使得电荷可被有效地转移以由Δ-Σ调制器电路403处理。在电容器CIN+804A上的第一阶段和第二阶段之间采样的电荷差由(Qdiff+＝CIN+*(VI+-VI-))给出。类似地，在电容器CIN-804B上，在第一相位和第二相位上采样的电荷差由(Qdiff-＝CIN-*(VI--VI+))给出。总电荷由(Qtot＝Qdiff+-Qdiff-)给出。如果两个采样电容器804都与值C匹配，则总电荷由(Qtot[G＝1x]＝2*CIN*(VI+-VI-))给出。该公式中的因子2示出了输入电压的有效双采样。

当开关802被禁用并且开关803被启用时，采样电路701可执行简单的采样。在转移阶段期间，电容器804可能不连接到VI+/-的输入电压，而是通过开关803的操作在VI+/-的底板上短接在一起。开关803的命令信号可表示为S2G05。在这种情况下，在转移阶段期间采样的电荷差等于零。仅转移在第一阶段期间采样的电荷。然后，转移的总电荷等于在第一阶段中转移的电荷，如果两个电容器804具有相同值CIN，则该电荷等于：(Qtot[G＝0.5x]＝CIN*(VI+-VI-))。因此，(Qtot[G＝1x]＝2*Qtot[G＝0.5x])。

如果ADC 200的给定增益值是整数G，则可变电阻器503的启用的电阻分支的集合的大小可以是G-1。该集合中的每个电阻分支可由控制逻辑部件207启用以用于由采样电路在转换时段内对相同数量的样本进行采样。采样电路701可被配置为在与该集合中的每个电阻分支的启用对应的(G-1)个转换时段的持续时间内对缓冲电路401的输出进行采样。采样电路701可被配置为在控制逻辑部件207禁用可变电阻器的所有电阻分支时对附加转换时段进行采样。控制逻辑部件207可被配置为根据来自(G-1)个转换时段和附加转换时段中的每个转换时段的样本的平均值来确定增益误差。可以针对在转换时段内由采样电路701采样的相同数量的样本启用针对给定增益值的该集合中的每个电阻分支，从而得到样本的总数。样本的相同数量可等于样本的总数除以ADC 200的给定增益值。样本的总数除以ADC200的给定增益值的得数可能没有余数。给定增益值可以是2的倍数，使得ADC 200包括加法和移位电路以实现电荷的平均值。

在校准操作阶段，控制电路702和402以及控制逻辑部件207可被配置为向开关601、开关802、开关801、开关803和开关805发出开关信号。在下文时序图中更详细地示出了此类开关信号。控制逻辑部件207可被配置为操作多路复用器204以便在校准操作阶段将ADC电路200的参考电压输入(VREF)路由到缓冲电路401的VI+/-输入。控制电路402和控制逻辑部件207可被配置为确定要测试什么增益值。可在任何合适的基础上确定要测试的增益值，例如通过对ADC电路200的命令、寄存器值、设置或任何其他合适的输入。而且，可连续测试ADC电路200的可能增益值。基于待测试的增益值，控制电路402、702和控制逻辑部件207可被配置为确定可变电阻器503的电阻分支的哪些子集与增益值相关联。可以任何合适的方式来确定可变电阻器503的电阻分支的哪些子集与增益值相关联，例如参考用户命令、设置或寄存器值。基于可变电阻器503的电阻分支的哪些子集与增益值相关联，针对确定数量的样本依次启用每个子集，同时禁用其他子集和电容器507的剩余部分。这可通过使用发送到开关601、开关802、开关801、开关803和开关805的控制信号来执行，下文将更详细地示出。可针对可变电阻器503的与增益值相关联的电阻分支的每个子集重复该过程。在启用可变电阻器503的的电阻分支的每个子集期间，ADC电路200可具有有效增益1。可针对相同数量的样本启用可变电阻器503的的电阻分支的每个子集。在已启用可变电阻器503的电阻分支的与增益值相关联的所有子集之后，可获取相同数量的样本，同时切断可变电阻器503的所有电阻分支。存储在采样电路中的值可由Δ-Σ模拟回路电路703积分，该Δ-Σ模拟回路电路可生成比特流形式的输出代码。控制逻辑部件207可被配置为基于从输出代码确定的增益误差来采取校正动作以校正增益误差。控制逻辑部件207可针对将进行校准的ADC电路200确定ADC电路200的另一增益值，确定可变电阻器503的用于实现该另一增益值的电阻分支的另一集合，连续地启用可变电阻器503的电阻分支的集合中的子集同时禁用可变电阻器503的电阻分支的剩余集合，确定由于从该另一集合的启用可变电阻器503的所有电阻分支而产生的另一输出代码，并且从该另一输出代码确定ADC电路200的另一增益值的另一增益误差。控制逻辑部件207可被配置为使得针对总数个样本的子集，对可变电阻器503的电阻分支的集合中的每个子集进行采样。可跨所有子集执行所有采样，以获得给定的增益值。给定增益值所取的样本总数除以给定增益值就是样本总数的每个子集中的样本数量。样本总数除以增益值的得数可能没有余数。控制逻辑部件207可被配置为在正常操作模式下通过同时启用可变电阻器503的相关联电阻分支来启用所选择的增益值。

图9示出了根据本公开的实施方案的将由控制电路702生成以用于采样电路701的命令的时序图901。

时序图901示出了用于在采样电路701中应用以使用所需增益1x的命令S1、S2G1和S2G05。Δ-Σ转换的每个采样时段时间可表示为TCONV。一种转换包括在TCONV的转换时间内获取数量OSR个样本。将每个样本分成两个节段。在第一阶段中，S1可被设置为逻辑高并且S2G1可被设置为逻辑低，从而在电容器804上实现第一样本。S1D未被具体示出，但可为具有小的非重叠延迟的S1的副本，其长度相对于一个样本的时间可忽略不计。在整个转换期间，S2G05命令保持为逻辑低，因此开关803被禁用。在每个样本的第二阶段期间，S1被切换为逻辑低并且S2G1被切换为逻辑高，使得电容器804再次对具有相反的符号的输入电压进行采样。所存储的电荷被转移到Δ-Σ模拟回路电路703。时序图901描绘了当采样电路增益被选择为1x时ADC 203的行为。这可以是典型的或优选的情况，因为在这种情况下执行双采样。这可改善ADC 203的信噪比。时序图901示出在整个转换时间期间用于将被激活(逻辑高)的开关601的所有SG[1…G-1]命令，而所有其他SG[G…N]命令被禁用。这些命令实现输入缓冲电路401中的增益G，并且因此等效ADC增益有效地为G。时序图901描绘了通过采样电路701和输入缓冲器401的组合实现的等于G的ADC增益的标准情况，该采样电路701和输入缓冲器401分别被设定为在转换期间具有1和G的增益。

图10示出了根据本公开的实施方案的将由控制电路702生成以用于采样电路701的另外的命令的时序图1001。

时序图1001示出了用于其中输入采样电路701被配置为产生增益为0.5的应用的命令。在这种情况下，与图9所示的增益为1的情况相比，S1(和S1D)命令未改变。S2G1命令在禁用开关802的整个转换时间TCONV期间保持为逻辑低。时序图1001可例示第一阶段和第二阶段。在第一阶段中，S1命令为逻辑高并且S2G05命令为逻辑低。在第二阶段中，S1命令为逻辑低并且S2G05命令为逻辑高。命令S2G05仅在第二(转移)阶段期间为逻辑高。不同命令的组合实现对采样电路701的电容器804上的模拟输入电压的简单采样和电荷转移，因此采样电路701被配置为产生0.5的模拟增益(与1的模拟增益相比，为转移的电荷的一半)。

图11示出了根据本公开的实施方案的由控制电路702生成的命令的时序图1101，该时序图在与图10的时序图1001组合时为ADC 203提供有效增益1。

在时序图1101中，SG[1…G-1]命令被连续地设置为逻辑高，其中一次仅将一个此类命令设置为逻辑高。在包括数量OSR个样本的完全转换时间TCONV期间启用每个命令。在时序图1101中，连续地执行数量G个转换。在第一(G-1)转换中的每一个转换中，在可变电阻器503中仅选择电阻器的一个分支。如果所有电阻器602匹配并且具有相同的值RF，则根据本公开的教导内容，通过该时序图实现的有效增益有效地为2。如果与时序图1001结合，则ADC 203的有效增益等于1，因为采样电路701增益被选择为0.5。然而，如果电阻器不匹配，则缓冲电路401的增益误差取决于电阻器值，如(G＝1+2RF/RG)。时序图1101中的最后一次转换示出SG[1…N]全部为逻辑低，使得所有开关均断开。根据本公开的教导内容，这可对应于缓冲电路401的为1的有效增益。在这种情况下，采样电路701增益被选择为等于1x，使得ADC 203的有效增益也等于1，从而匹配所有其他转换的有效增益。总体而言，执行数量G个转换，其中如果所有电阻器都具有完美匹配，则每个转换对于ADC 203具有为1x的有效增益。然而，在实施过程中，每个转换具有不同的增益。这些转换的平均值将产生ADC 203的增益误差的表示，该增益误差是在输入缓冲电路401中使用为G的增益时ADC 203原本将经历的相同增益误差的已知函数。

如果所有电阻器602包括失配，则当SG[1…G-1]开关被启用(忽略输入开关的导通电阻)时等效电阻器的值可被写入为((1/Req＝Σ{1/(2RFk)})，其中k在1至G-1的范围内，并且2RFk是串联的两个电阻器602的值，电阻器对中的每一个电阻器具有电阻标称值2RF。如果所有电阻器完全匹配，则2RFk＝2RF。如果所有电阻器分支匹配，则(Req＝RG＝2RF/(G-1))。

对于增益G，使用时序图901，电路的增益可被给定为(Gmismatch＝1+2RF*Σ{1/(2RFk)})，其中k的范围为1至G-1。当所有电阻器602与2RF匹配时，G失配等于G(以及因此ADC 203的增益)。然后将增益误差定义为(Gerr[gain＝G]＝(Gmismatch-G)/G＝(1+RF*Σ{1/RFk}-G)/G)，其中k在1至G-1的范围内。

就时序图1001和1101的组合而言，时序图1101中第k次转换的增益Gk等于缓冲电路401的1+2*RF/(2RFk)和采样电路701的0.5。该组合给出ADC增益为(Gk＝0.5*(1+RF/RFk))。如果RFk值等于RF，则该增益Gk等于1。此外，GG(最后转换的增益)等于1，因为所选择的等效电阻器是无穷大的(所有开关都打开)。那么，在G个转换期间使用的平均增益等于(Gavg＝0.5/G*Σ{RF/RFk+G-1+2})，其中k在1至G-1的范围内。然后由(Gerr＝(1+Σ{RF/RFk}-G)/2G＝Gerr[gain＝G]/2)给出这种情况下的增益误差。可以观察到，在由使用时序图1101产生的平均增益误差与增益G在ADC 203上被选择的典型情况之间存在直接关系。

可在数字滤波器206中确定时序图1101中的每个转换中产生的增益误差的平均值。ADC 203可使用信号VREF的满量程来执行这些转换的求平均。这可能是可以实现的，因为在所有转换中有效增益为1，从而允许通过满量程测量完全确定增益误差。因此，ADC 203可针对增益G的给定选择来完全评估ADC 203的增益误差的值，因为该增益误差平均值是增益误差的一半，这可归因于增益G的增益选择。因此，增益误差平均值为任何增益G提供转换器的增益误差的简单且准确的表示。此外，在保持有效增益为1的同时确定增益误差平均值，这消除了生成数量为诸如+/-VREF/G的参考电压的需要。在整个测量期间，输入量程可保持为全值VREF，这有利于增益误差的提取。

时序图1101可以被修改以将转换的顺序随机化为任何合适的顺序。该转换顺序可能对最终平均值没有影响。时序图1101还可被修改以在转换之间添加延迟，以允许缓冲电路401每当可变电阻器503的选择(以及因此其增益)改变时稳定在正确的操作状态。所选择的增益可以是2的倍数，使得平均值更容易在数字滤波器206内部执行，这是利用求和和移位操作或电路而不是全分流电路来实现的。

图12示出了根据本公开的实施方案的用于确定具有电容增益输入级的ADC的比率增益误差的示例方法1200。方法1200可包括比图12所示的更多或更少的步骤。而且，方法1200的各个步骤可省略、重复、并列执行、以不同顺序执行或递归执行。方法1200可由图2至图8的元件使用图9至图11所示的时序图来实现。具体地讲，方法1200可由控制逻辑部件207直接或间接地执行。

在步骤1205处，可确定是在正常阶段还是在校准阶段操作ADC。如果要在正常阶段操作该ADC，方法1200可前进至步骤1210。否则，方法1200可前进至步骤1215。

在步骤1210处，可确定将在ADC中使用的增益。可将增益施加到要转换为数字值的输入电压。施加增益后，输入电压可在由ADC的参考电压范围定义的范围内转换。ADC可基于输入电压输出数字代码。方法1200可前进至步骤1250。

在步骤1215处，可确定ADC的不同可能增益设置。此外，ADC的参考电压可施加到ADC电压输入。

在步骤1220处，可选择未测试的ADC增益设置进行测试。可确定可变电阻器中将用于所选的ADC增益设置的电阻分支的集合。

在步骤1225处，可启用电阻分支的子集，例如单个分支。该分支可被启用足够长的时间以捕获大量样本，该样本由采样时段除以增益来限定。当启用该分支时，可禁用其他分支。在采样时段结束时，可对结果进行积分。

在步骤1230处，可确定是否存在来自步骤1220中所确定的电阻分支的集合中的额外的未采样电阻分支。如果是，可在例如步骤1225处重复方法1200。否则，方法1200可前进至步骤1235。

在步骤1235处，可采用额外的样本时段。可根据所选的增益设置的积分结果来确定增益误差。在步骤1240处，可为正常阶段中的未来操作设置增益的增益误差校正值。

在步骤1245处，可确定是否存在未经测试的额外的增益设置。如果是，可在例如步骤1220处重复方法1200。否则，方法1200可前进至步骤1250。

在步骤1250处，可确定方法1200是否要重复。方法1200可基于任何合适的标准重复，例如其中实现了ADC的较大设备或系统是否已经命令ADC继续操作或停止。如果方法1200要重复，则可在例如步骤1205处重复方法1200。否则，方法1200可前进至步骤1255。

本公开的实施方案可能不需要除VREF之外的任何额外电压源来对不同增益值执行增益误差校准。本公开的实施方案可能不需要精确地生成VREF。VREF被施加到Δ-Σ调制器电路403的两个输入端，因此确定增益误差的解决方案可以说是比率式的。而且，本公开的实施方案可能不需要精密电压源或设备来测量增益误差。本公开的实施方案可利用任何可用的噪声足够低的直流电压作为VREF。可能不需要像其他解决方案中用于测试增益误差的方法那样生成精确的VREF/G值。此外，由于VREF在校准期间用作VIN输入，因此可通过比率测量消除由VREF的生成引起的任何噪声或其他非理想因素。此外，无需等待转换之间的输入的稳定时间即可执行校准。

已根据一个或多个实施方案描述了本公开，并且应当理解，除了明确陈述的那些之外，许多等同物、替代物、变型和修改是可能的并且在本公开的范围内。虽然本公开易受各种修改形式和替代形式的影响，但是其具体示例性实施方案已经在附图中示出并且在本文中详细描述。然而，应当理解，本文对具体示例性实施方案的描述并非旨在将本公开限于本文所公开的特定形式。