具有升压读取方案的阈值电压设置

摘要

本发明描述了用于使用具有多晶硅沟道和p型掺杂源极线的NAND串来减少读取干扰的方法。在NAND串中的选定存储器单元晶体管的升压读取操作期间，可将背栅偏置或位线电压施加到连接到NAND串的位线，并且可将大于该位线电压的源极线电压施加到连接到NAND串的源极线；利用这些偏置条件，可在读取操作期间从位线注入电子并且在源极线中将其根除。为了避免通过未选存储器块中的NAND串的泄漏电流，NAND串的源极侧选择栅极晶体管的阈值电压可被设置为负阈值电压，该负阈值电压的绝对电压值大于在读取操作期间施加的源极线电压。