一种优化排布的沟槽栅功率MOSFET器件

摘要

本发明提出一种优化排布的沟槽栅功率MOSFET器件，包括：衬底；形成于衬底上方的第一半导体区域，具有第一掺杂类型；互相孤立的沟槽隔离栅结构，形成于所述第一半导体区域上方，所述沟槽隔离栅结构包括栅氧层和栅极；形成于所述互相孤立的沟槽隔离栅结构之间的第二半导体区域和第三半导体区域；以及第一屏蔽区域，形成于第三半导体区域下方，同时连接多个互相孤立的沟槽隔离栅结构。这种结构能大幅降低沟槽栅功率MOSFET器件的元胞尺寸，提升器件的功率密度，能在提升器件通流能力的同时维持栅氧层的可靠性，获得器件性能与可靠性之间的优化与平衡。