一种抑制闩锁效应的CMOS集成电路芯片及制备工艺

摘要

本发明提供一种抑制闩锁效应的CMOS集成电路芯片及制备工艺，包括N型衬底，N型衬底的上表面埋有N埋层和P埋层，N型衬底向上延伸有N型外延层，N型外延层覆盖N埋层和P埋层，P埋层上设有P阱。本发明对于CMOS集成电路，在N型衬底上形成N埋层和P埋层，再进行外延工艺，通过埋层与外延工艺，能降低衬底的寄生电阻R1、R2，降低了寄生晶体管NPN、PNP的电流增益，提高闩锁效应的触发电流阈值及降低寄生晶体管的电流增益，抑制闩锁效应的发生更为有效。