一种基于FPGA的译码器及其设计方法

摘要

本发明公开了一种基于FPGA的译码器及其设计方法，属于数据处理领域，基于FPGA的译码器包括：多个并行的译码器核；每个译码器核包括数据输入单元、数据输出单元和多个并行的译码单元，每个译码器核中译码单元的数量为令译码器核译码吞吐率最大时所需的译码单元的最小数量；每个译码器核中，多个并行的译码单元复用数据输入单元和数据输出单元，用于并行地对数据输入单元中的编码数据进行译码，并将译码后的数据传输至数据输出单元。可以利用多内存FPGA的内存通道和硬件资源实现该FPGA，可以简单扩展硬件规模，快速适应不同的FPGA硬件平台，在大规模FPGA上快速实现高性能译码。