一种基于FPGA的高速自适应DVB-S2 LDPC译码器及译码方法

摘要

本发明涉及一种基于FPGA的高速自适应DVB‑S2 LDPC译码器及译码方法：(1)矩阵变换，产生左矩阵为准循环结构，右矩阵为变换下三角双对角(RTS)子矩阵的新矩阵；(2)初始化RAM和迭代次数；(3)两部分矩阵分别完成变量节点信息更新及数据回写。(4)校验节点信息更新及回写，同时计算伴随式向量s，迭代次数iter加1；(5)若伴随式向量s＝0或达到最大迭代次数，转步骤(6)，否则，转步骤(3)继续下一轮迭代处理；(6)读出译码判决比特，输出译码码字。