一种对集成电路设计自动裁剪的验证环境构建方法及装置

摘要

本发明公开了一种对集成电路设计自动裁剪的验证环境构建方法及装置，该方法包括提取集成电路中被裁剪模块的顶层文件，分析顶层文件，得到顶层数据信息；基于顶层数据信息，确定被裁剪模块在对应的空顶层模块的处理方式；对顶层文件进行全文检索，基于各处理方式对检索到的匹配内容进行剪裁后输出至空顶层模块中，生成空顶层文件；构建验证环境，将空顶层文件加入至编译列表，并在被裁剪模块的实例化处基于空顶层模块进行模块名替换，完成裁剪。本发明实现了通过对设计进行自动裁剪的方式将包含众多重复或不同模块的芯片裁剪成各种形态的全新验证环境，一定程度上增加验证覆盖面。