首页> 中国专利> 晶片级堆叠裸片结构以及相关联系统和方法

晶片级堆叠裸片结构以及相关联系统和方法

摘要

本申请涉及晶片级堆叠裸片结构以及相关联系统和方法。一种用于半导体装置的堆叠裸片结构大体上包含具有形成于晶片中的第一裸片的初级以及具有耦合到所述第一裸片的第二裸片的第二级。第三级包含耦合到所述第二裸片的第三裸片。所述级分别具有从所述裸片的作用侧延伸的导电第一、第二和第三互连件,且可在堆叠所述裸片之前接合。所述裸片可相对于彼此堆叠在偏移或旋转位置中,使得所述互连件延伸超过其它裸片中的每一者以接触重布层,所述重布层形成与外部部件的电连接。在一些配置中,具有第四裸片和导电第四互连件的第四级耦合到所述第三裸片且定位成从所述第三裸片横向偏移,使得所述第三互连件延伸超过所述第四裸片。

著录项

  • 公开/公告号CN113013146A

    专利类型发明专利

  • 公开/公告日2021-06-22

    原文格式PDF

  • 申请/专利权人 美光科技公司;

    申请/专利号CN202011484194.9

  • 发明设计人 张吉远;

    申请日2020-12-16

  • 分类号H01L25/065(20060101);H01L23/48(20060101);

  • 代理机构11287 北京律盟知识产权代理有限责任公司;

  • 代理人王龙

  • 地址 美国爱达荷州

  • 入库时间 2023-06-19 11:32:36

说明书

技术领域

本公开大体上涉及半导体装置,且在若干实施例中,更具体地说,涉及晶片级堆叠裸片结构。

背景技术

微电子装置,例如存储器装置、微处理器和发光二极管,通常包含安装到衬底且包覆在保护性覆盖物中的一或多个半导体裸片。半导体裸片包含功能特征,例如存储器单元、处理器电路、互连电路系统等。为减少半导体裸片所占的体积、同时增大所得经包封组件的容量和/或速度,半导体裸片制造商承受着越来越大的压力。为满足这些和其它需求,半导体裸片制造商通常竖直叠加地堆叠多个半导体裸片,以增大半导体裸片所安装到的电路板或其它元件上的有限容积内的微电子装置的容量或性能。个别的或堆叠的半导体裸片可使用金线环电耦合到衬底。

常规半导体装置配置具有半导体衬底,所述半导体衬底使用一或多个焊球电耦合到例如印刷电路板(PCB)的部件。衬底承载通过多片裸片附接膜彼此附接的半导体裸片以形成半导体装置。一些常规半导体装置具有第一初级裸片和第二初级裸片,其使用初级线环(例如焊线)电耦合到半导体衬底。另外,半导体装置还可包含第一次级裸片和第二次级裸片,其使用次级线环电耦合到衬底。基于初级和/或次级线环的高度限制,半导体裸片堆叠的高度通常受限。

发明内容

本公开的一个方面涉及一种半导体装置,其包括:初级,其具有包含背侧和与所述背侧相对的作用侧的第一裸片,和从所述作用侧延伸的导电第一互连件;以及第二级,其具有包含背侧和与所述背侧相对的作用侧的第二裸片,和在所述第一互连件的方向上从所述第二裸片的所述作用侧延伸的导电第二互连件,且所述第二裸片的所述背侧安装到所述第一裸片的所述作用侧,其中所述第二裸片在横向方向上沿着所述第一裸片的所述作用侧从所述第一裸片偏移,使得所述第一互连件延伸超过安装的所述第二裸片的所述作用侧。

本公开的另一方面涉及一种呈堆叠配置的半导体裸片组件,所述组件包括:初级,其具有包含背侧和与所述背侧相对的作用侧的第一裸片,所述第一裸片形成于晶片中,且所述初级具有从所述作用侧延伸的导电第一互连件;第二级,其具有包含背侧和与所述背侧相对的作用侧的第二裸片以及在所述第一互连件的方向上从所述第二裸片的所述作用侧延伸的导电第二互连件,且所述第二裸片的所述背侧横向偏移安装到所述第一裸片的所述作用侧,使得所述第二裸片的一部分安装到所述晶片且所述第二裸片的另一部分安装到所述第一裸片的所述作用侧,且使得所述第一互连件延伸超过所述第二裸片的所述作用侧;模制材料,其至少部分地包围所述第二裸片和所述第一和第二互连件,所述模制材料具有表面,所述第一和第二互连件在所述表面上部分暴露;以及重布层,其与所述第一和第二互连件电连通。

本公开的又一方面涉及一种组装半导体装置的方法,所述方法包括:在半导体晶片中形成第一裸片,所述第一裸片具有背侧和与所述背侧相对的作用侧;将导电第一互连件连接到所述第一裸片的所述作用侧;将导电第二互连件连接到第二裸片的作用侧,其中所述第二裸片具有与所述第二裸片的所述作用侧相对的背侧;以及在将所述第一和第二互连件分别连接到所述第一和第二裸片之后将所述第二裸片的所述背侧安装到所述第一裸片的所述作用侧,使得所述第一互连件延伸超过所述第二裸片的所述作用侧,其中所述第二互连件在所述第一互连件的方向上延伸。

附图说明

图1A是放大横截面前正视图且图1B是放大横截面平面图,展示根据本发明技术的形成堆叠裸片结构的初级阶段。

图2A是放大横截面前正视图且图2B是放大横截面平面图,展示根据本发明技术的形成堆叠裸片结构的第二级阶段。

图3A是放大横截面前正视图且图3B是放大横截面平面图,展示根据本发明技术的形成堆叠裸片结构的第三阶段。

图4A是放大横截面前正视图且图4B是放大横截面平面图,是根据本发明技术的形成堆叠裸片结构的第四阶段。

图5A到5G是根据本发明技术的使用图4A和4B的堆叠裸片结构形成半导体装置的各阶段的放大横截面前正视图。

图6是根据本发明技术的半导体装置的放大横截面前正视图。

图7是包含根据本发明技术的实施例配置的半导体装置的系统的示意图。

具体实施方式

本文公开的技术涉及半导体装置、具有半导体装置的系统,以及用于制造半导体装置的相关方法。术语“半导体装置”一般指包含一或多种半导体材料的固态装置。半导体装置的实例包含逻辑装置、存储器装置和二极管等等。此外,术语“半导体装置”可指成品装置或成为成品装置之前的各个处理阶段时的组件或其它结构。

取决于其使用的上下文,术语“衬底”可指支撑电子部件(例如,裸片)的结构,例如晶片级衬底,或指经单分裸片级衬底,或用于裸片堆叠应用的另一裸片。相关领域的普通技术人员应认识到,可在晶片级或在裸片级执行本文所描述的方法的合适步骤。此外,除非上下文另有指示,否则可使用常规半导体制造技术来形成本文中所公开的结构。举例来说,材料可使用化学气相沉积、物理气相沉积、原子层沉积、旋涂、电镀及/或其它合适的技术沉积。类似地,例如,可使用等离子蚀刻、湿式蚀刻、化学机械平坦化或其它合适的技术来移除材料。

本发明技术包含堆叠裸片结构封装配置。本文的图式和描述涉及堆叠裸片结构的晶片级封装,例如叠层封装(PoP),但本发明技术适合与其它封装级一起使用。相比于本发明技术,使用线环电连接的常规半导体裸片堆叠基于形成线环的金质材料的长度限制而具有受限配置。金线环通常不能实现衬底与具有多于两个裸片的裸片堆叠中的上部裸片之间的可靠电连接。在常规配置中,金线环的使用还可能限制制造过程选项,且可能需要额外时间和专用工具以用于处理。当半导体封装的大小和间隔变得更小和更紧密,本发明技术的实施例允许在更高堆叠配置中更紧密的封装间隔和更大的裸片密度。

根据本发明技术形成的半导体装置可大体上包含初级,其具有第一裸片和导电的第一互连件。第一裸片具有背侧和与背侧相对的作用侧,且第一互连件从第一裸片的作用侧延伸。半导体装置还具有第二级,其具有第二裸片和导电的第二互连件。第二裸片具有作用侧和背侧,且第二互连件从第二裸片的作用侧延伸。第二裸片的背侧安装到第一裸片的作用侧,使得第二互连件在与第一互连件相同的方向上延伸。第二裸片可在横向方向上沿着第一裸片的作用侧从第一裸片偏移,使得第一互连件延伸超过安装的第二裸片的作用侧。

可通过在晶片中形成初级的第一裸片且将第一互连件连接到第一裸片以使得第一互连件从第一裸片的作用侧延伸来组装半导体装置。第二裸片可单独地形成,且第二互连件连接到第二裸片的作用侧。在将第一和第二互连件连接到其相应裸片之后,第二裸片的背侧安装于第一裸片的作用侧,使得第一互连件延伸超过第二裸片的作用侧。在已组装配置中,第二导电互连件在与第一导电互连件相同的方向上延伸。在互连件已连接到裸片的情况下操控和堆叠裸片可对不具有互连件的裸片的真空接合尖(bond tip)和/或抓握边缘的需求更少。

本发明技术的配置适合与多种半导体裸片封装一起使用,包含静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)、“与非”门(NAND)快闪存储器、专用集成电路(ASIC)、微控制器(uC)和/或其它存储器和半导体装置。本发明技术可用于超薄裸片(通常具有低于50微米(μm)的晶片厚度)和超细接合线(通常具有接合厚度处于或低于10μm的裸片附接膜(DAF))多芯片封装应用和其它应用。在一些实施例中,可省略用于连接到PCB或其它部件的衬底以减小封装大小(约80到100μm)和/或节省成本。图1A到6的所说明裸片堆叠配置是本发明技术的实例,且展示和描述的裸片可具有不同厚度、量、轮廓和纵横比以创建所要堆叠配置。所说明导电互连件配置也是实例且可具有不同量、长度和/或放置以将裸片电连接在封装内。

本文所描述的裸片的互连结构通常是由例如铜(Cu)或金(Au)等合适的导电材料形成的柱或引脚。互连结构可连接到焊料盖以形成电连接(例如锡-银(SnAg)焊料盖)。互连结构可通过使用复合回流(gang reflow)、声波回流或其它技术使焊料盖回流来电连接到重布层(RDL)。在一些实施例中,互连结构在裸片彼此堆叠之前形成,且可使用单个或多个掩模处理技术形成。或者,互连结构可在将裸片堆叠之后形成(例如利用铜线竖直接合等)。互连结构所连接到的裸片上的接合垫通常是铜垫,使得铜柱或引脚使用铜到铜接合而耦合到接合垫。在其它实施例中,互连结构可由不同于接合垫的材料形成,或其可由材料组合形成。

图1A和1B展示根据本发明技术的实施例的堆叠裸片结构100的初级。堆叠裸片结构100的初级具有各自包含作用侧114和背侧116的第一裸片110。如所展示,第一裸片110形成于共同晶片102(例如单个半导体晶片)中。在其它实施例中,任何数目的堆叠裸片结构以适当方式形成于单个晶片中。在以下描述中,堆叠裸片结构100是根据本发明技术实施例形成的多裸片结构的实例。在其它实施例中,晶片上的相邻堆叠裸片结构可具有彼此不同的堆叠配置,或与晶片上的其它裸片不同的堆叠配置。第一裸片之间的划线可比常规的划线宽,以在组装后在裸片堆叠之间提供切割空隙,而下文描述的第二、第三和第四级之间的划线可在同一晶片上或在次级晶片上具有常规宽度的划线。

第一裸片110可包含导电第一互连件112,所述第一互连件在后续裸片堆叠于第一裸片110上之前从形成于或以其它方式连接到第一裸片110的作用侧114上的表面(例如接合垫)延伸。第一互连件112的高度可大于堆叠裸片高度,使得第一互连件112将在堆叠裸片结构100的处理期间暴露,如下文将更详细地描述。如所指出,第一互连件112可形成为柱或引脚以电耦合第一裸片110与堆叠裸片结构100的其它电气部件。

图2A和2B展示堆叠裸片结构100,其中第二级堆叠于初级上。第二级具有第二裸片210,其具有作用侧214和背侧216。第二级还具有导电第二互连件212,所述第二互连件从形成于第二裸片210的作用侧214上的表面(例如接合垫)延伸。已附接第二互连件212的第二裸片210堆叠在已附接第一互连件112的第一裸片110的顶部上。第二裸片210的背侧216面对第一裸片110的作用侧114。第二裸片210可使用裸片附接膜220附接到第一裸片110和晶片102。如所展示,第二裸片210可具有从第一裸片110的取向旋转约180°的取向。在这点上,第二互连件212定位在堆叠裸片结构100的与第一互连件112相对的边缘附近。为了容纳在堆叠之前形成的第一互连件112,第二裸片210可相对于第一裸片110横向移位。横向移位的程度可以是提供第一互连件112的空隙的任何合适的偏移。

图3A和3B展示堆叠裸片结构100,其中第三级堆叠于第二级上。第三级具有带有作用侧314和背侧316的第三裸片310,以及从形成于第三裸片310的作用侧314上的表面(例如接合垫)延伸的导电第三互连件312。已附接第三互连件312的第三裸片310堆叠在已附接第二互连件212的第二裸片210的顶部上。第三裸片310的背侧316面对第二裸片210的作用侧214。第三裸片310可使用裸片附接膜320附接到第二裸片210。如所展示,第三裸片310可具有从第一裸片110和第二裸片210的取向旋转约90°的取向。在这点上,第三互连件312定位在堆叠裸片结构100的与第一互连件112和第二互连件212垂直的相邻边缘附近。

为容纳第一互连件112和第二互连件212超过第三裸片310的延伸部,第三裸片310可(例如在宽度上)比堆叠之前形成的第一裸片110和第二裸片210窄。第三裸片310的大小可经调整以提供在组装到堆叠裸片结构100时横向定位在第三裸片310外侧的第一互连件112和第二互连件212的空隙。

图4A和4B展示在第四级堆叠在第三级上之后的堆叠裸片结构100。第四级具有带有作用侧414和背侧416的第四裸片410,以及从形成于第四裸片410的作用侧414上的表面(例如接合垫)延伸的导电第四互连件412。已附接第四互连件412的第四裸片410堆叠在已附接第三互连件312的第三裸片310的顶部上。第四裸片410的背侧416面对第三裸片310的作用侧314。第四裸片410可使用裸片附接膜420附接到第三裸片310。如所展示,第四裸片410可具有从第一裸片110和第二裸片210的取向旋转约90°且从第三裸片310的取向旋转约180°的取向。在这点上,第四互连件412定位在堆叠裸片结构100的与第一互连件112和第二互连件212垂直的相邻边缘且第三互连件312相对的边缘附近。

类似于第三裸片310,第四裸片410可(例如在宽度上)比第一裸片110和第二裸片210窄以容纳第一互连件112和第二互连件212超过第四裸片410的延伸部。第四裸片410的大小可经调整以提供在组装到堆叠裸片结构100时横向定位在第四裸片410外侧的第一互连件112和第二互连件212的空隙。为了容纳可在堆叠之前形成的第三互连件312,第四裸片410可相对于第三裸片310横向移位。横向移位的程度可以是提供第三互连件312的空隙的任何合适的偏移。

图5A到5G展示从图4A和4B中展示的状态制造堆叠裸片结构100的进一步阶段。在图5A到5G中为了清楚起见,未展示用于初级、第二级、第三级和第四级裸片和互连结构以及对应的裸片附接膜的附图标号。在这点上,除非另外指出,否则图4A和4B中这些部件的附图标号的布置可在图5A到5G中推断出。如图5A所示,在组装裸片之后,作用侧114、214、314和414全都面向同一方向,且互连件112、212、312和412在共同方向上分别从作用侧114、214、314和414延伸。在一些实施例中,互连件112、212、312和412从作用侧114、214、314和414笔直(即,垂直)延伸。

堆叠裸片结构100的部件可被覆盖在模制材料104中以封装和保护堆叠裸片结构100。模制材料104可以是树脂、环氧树脂、硅胶基材料、聚酰亚胺和/或任何其它合适的包封物。在沉积后,模制材料104可通过UV光、化学硬化剂、热量或其它合适的固化方法固化。通常,模制材料104可包封堆叠裸片结构100的部件,使得在固化之后将所述部件密封在模制材料104内。

图5B展示堆叠裸片结构100,其中模制材料104的一部分经修整和移除以暴露堆叠裸片结构100的互连件中的一或多者。如所展示,至少一些互连件可在移除步骤期间经平分以使得互连件的暴露端平坦。模制材料104的部分可通过研磨机、锯或其它工具移除。在所说明实施例中,沿着图5A中所展示的切割线5B移除模制材料104以暴露堆叠裸片结构100的互连件的表面。在其它实施例中,在沿着堆叠裸片结构100的高度的任何位置处移除和/或以非平面构形移除模制材料104。

图5C展示形成于或以其它方式耦合到在沿着切割线5B移除模制材料104时产生的表面上的重布层106。重布层106电耦合到互连结构112、212、312和412以使互连结构在堆叠裸片结构100的重布层106上的其它位置中可用,以适应PCB或其它部件的布局,和/或取决于堆叠裸片结构100的配置而用于改进对连接的接入。重布层106可具有迹线、通孔和衬垫,其提供电路系统以将互连件的布置散开到较大衬垫阵列。

图5D展示堆叠裸片结构100,其具有将堆叠裸片结构100电连接到PCB或其它外部部件的连接器108。在一些实施例中,连接器108是耦合到重布层106上的导电区域(例如衬垫)的焊球。取决于堆叠裸片结构100的裸片和互连件的布局,和/或堆叠裸片结构100将组装于其上的部件的配置,连接器108可布置在重布层106上的任何位置。

图5E展示在沿着图5D中所展示的切割线5E移除晶片102的一部分以进一步薄化堆叠裸片结构100之后的堆叠裸片结构100。如同图5B中模制材料104的修整,可使用研磨机、锯或其它工具移除晶片102的一部分。在薄化晶片102之后,第一裸片110可具有少于50μm的厚度(例如超薄裸片厚度)。在其它实施例中,在薄化晶片102之后,第一裸片110具有40μm或更少的厚度。

图5F展示一层切割带107,其应用于在沿着切割线5E移除晶片102的部分时产生的堆叠裸片结构100表面。切割带107经配置以在封装分离期间维持堆叠裸片结构100的布置和间隔。

图5G展示分离堆叠裸片结构100的封装的一个配置。堆叠裸片结构100可沿着第一裸片道502、第二裸片道504和第三裸片道506分离,所述裸片道(die street)切穿重布层106、模制材料104、晶片102且部分进入切割带107中。类似裸片道可布置在平行于页面和图5G的方向上,以包围已封装堆叠裸片结构100以进行个别移除。

图6展示完成的已封装堆叠裸片结构100。堆叠裸片结构100经封装和配置以通过连接器108电连接到外部部件,例如PCB。激光封装标记可应用于初级裸片110和/或晶片102的暴露表面。如所展示,在图5G中的封装分离之后,可保留晶片102的一部分,所述部分从初级裸片110的至少一侧横向延伸。在具有晶片102的延伸部分的实施例中,第二级裸片210部分地由所述延伸部分支撑。在其它实施例中,初级裸片110大于第二级裸片210以充分支撑背侧216,使得晶片102的延伸部分被省略。

本发明技术的晶片级封装预期提供优于使用金线环的常规裸片堆叠技术的若干优势。在一些实施例中,互连件材料是铜,其相比于金线环可改善信号传递。与常规裸片堆叠技术相比,本发明技术省略中介层或其它类型的额外衬底以减小封装覆盖面积、高度和成本,还有其它优势。在这点上,本发明技术的无衬底堆叠裸片结构具有通常遵从堆叠配置中初级和第二级裸片(例如,如本文所展示横向偏移)的总覆盖面积大小的覆盖面积。在其它方面,重布层可允许堆叠裸片结构利用精细迹线间距和精细球间距配置。通过第一裸片110的背侧116的直接暴露(在图6中所展示的取向上)——与此类表面处于模制材料下方相反——能改善热耗散。所说明实施例描绘了使用本发明技术的堆叠裸片配置的半导体装置的若干实例;然而,具有堆叠裸片的其它装置配置也在本发明技术的范围内。在堆叠裸片之前形成互连件可提供更多制造选项(例如掩模处理技术)和改进的效率。

图7是说明并入有根据本发明技术的实施例的半导体装置的系统的框图。具有上文参考图1A到6所描述的特征的半导体装置中的任一者可并入到大量更大和/或更复杂的系统中的任一者中,所述系统的代表性实例是在图7中示意性地展示的系统700。系统700可包含处理器702、存储器704(例如,SRAM、DRAM、快闪,和/或其它存储器装置)、输入/输出装置706,和/或其它子系统或部件708。上文参考图1A到6描述的半导体组件、装置和装置封装可包含在图7中展示的任一个元件中。所得系统700可经配置以执行广泛多种合适的计算、处理、存储、感测、成像和/或其它功能中的任一者。相应地,系统700的代表性实例包含但不限于,计算机和/或其它数据处理器,例如,台式计算机、膝上型计算机、网络家电、手持式装置(例如,掌上型计算机、可穿戴式计算机、蜂窝或移动电话、个人数字助理、音乐播放器等)、平板计算机、多处理器系统、基于处理器的或可编程的消费型电子装置、网络计算机和微型计算机。系统700的额外代表性实例包含灯、相机、车辆等。在这些和其它实例中,系统700可容纳在单个单元中或例如通过通信网络分布在多个互连单元上。相应地,系统700的部件可包含本地和/或远程存储器存储装置和广泛多种合适的计算机可读媒体中的任一者。

如在前文描述中所使用,鉴于图中所展示的取向,术语“竖直”,“横向”,“上部”和“下部”可指半导体装置中的特征的相对方向或位置。举例来说,“上”或“最上”可指定位成比另一特征更接近页面顶部的特征。然而,这些术语应在广义上予以解释以包含具有例如颠倒或倾斜取向的其它取向的半导体装置,其中顶部/底部、上方/下方、高于/低于、向上/向下、左/右以及远侧/近侧可取决于取向而互换。此外,为了易于参考,贯穿本公开,相同附图标号用于标识类似或相似部件或特征,但使用相同附图标记并不暗示特征应理解为相同的。实际上,在本文中所描述的许多实例中,相同编号的特征具有结构和/或功能上彼此不同的多个实施例。此外,除非本文中具体地标注,否则相同着色可用以指示横截面中可在成分上类似的材料,但使用相同着色并不暗示材料应理解为相同的。

前述公开内容还可参考数量和数目。除非特别说明,否则不应将这些数量及数目视为限制性的,而应作为与新技术相关的可能数量或数目的示例。另外,在这点上,本公开可使用术语“多个”指代数量或数目。在这点上,术语“多个”表示大于一,例如,二、三、四、五等的任何数目。出于本公开的目的,短语“A、B和C中的至少一个”例如表示(A)、(B)、(C)、(A和B)、(A和C)、(B和C),或(A、B及C),包含列出多于三个元素时的所有进一步可能的排列。

从前文应了解,本文中已出于说明的目的描述了新技术的具体实施例,但可在不偏离本公开的情况下进行各种修改。因此,本发明不受所附权利要求书之外的限制。此外,在特定实施例的上下文中描述的新技术的某些方面也可在其它实施例中组合或去除。此外,尽管已在那些实施例的上下文中描述了与新技术的某些实施例相关联的优势,但其它实施例也可显示此类优势,且并非所有的实施例都要展现此类优势以落入本公开的范围内。因此,本公开和相关联的技术可涵盖未明确地在本文中展示或描述的其它实施例。

去获取专利,查看全文>

相似文献

  • 专利
  • 中文文献
  • 外文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号