一种共模反馈电路、控制方法及运算放大器

摘要

本发明公开了一种共模反馈电路、控制方法及运算放大器，涉及电路设计技术领域，所述共模反馈电路包括：共模感应与误差放大子电路以及用于提供共模反馈电压的电流求和子电路；所述电流求和子电路与所述共模感应与误差放大子电路耦接；所述共模感应与误差放大子电路包括极性相反的两组差分放大输入对管，每组所述差分放大输入对管包括两对极性相同的对管，每对所述对管中的一个晶体管受控于差分输出信号，另一个晶体管受控于共模信号。上述控制方法应用上述共模反馈电路。上述运算放大器包括上述共模反馈电路。

说明书

技术领域

本发明涉及电路设计技术领域，尤其涉及一种共模反馈电路、控制方法及运算放大器。

背景技术

随着电路设计技术领域的发展，运算放大器作为其中的一个重要分支也得到了快速发展。其中，全差分运算放大器由于自身具有宽输出动态范围、抑制共模噪声与偶次谐波的特点得到了广泛应用，全差分运算放大器需要配置共模反馈电路以稳定共模输出电压。

目前，可以选用差分误差放大型共模反馈电路，差分误差放大型共模反馈电路无需引入电阻负载，无需额外时钟，并且可用于连续时间系统中。差分误差放大型共模反馈电路通常使用两对差分对管对完成共模电压的感应，以及与期望输出共模电压的比较。目前的差分误差放大型共模反馈电路，为了获得足够的共模反馈环路增益，需要使两对差分对管以及该反馈电路中的尾电流源均工作在饱和区。

但是，为了使得两对差分对管以及该反馈电路中的尾电流源均工作在饱和区，运算放大器的输出电压应大于输入对管栅源电压(VGS)与尾电流源饱和漏源电压(VDSAT)的电压和，其中，在标准互补金属氧化物半导体(Complementary Metal OxideSemiconductor，CMOS)工艺下该电压和为1伏特，导致该反馈电路对运算放大器的输出电压摆幅造成限制，降低了该反馈电路以及全差分运算放大器的可靠性和稳定性。

发明内容

本发明的目的在于提供一种共模反馈电路、控制方法及运算放大器，用于解决反馈电路对运算放大器的输出电压摆幅造成限制，降低了该反馈电路以及全差分运算放大器的可靠性和稳定性的问题。

第一方面，本发明提供了一种共模反馈电路，应用于运算放大器，所述共模反馈电路包括：共模感应与误差放大子电路以及用于提供共模反馈电压的电流求和子电路；所述电流求和子电路与所述共模感应与误差放大子电路耦接；所述共模感应与误差放大子电路包括极性相反的两组差分放大输入对管，每组所述差分放大输入对管包括两对极性相同的对管，每对所述对管中的一个晶体管受控于差分输出信号，另一个晶体管受控于共模信号；

当所述差分输出电压为第一差分信号，所述共模信号为第一共模信号，一组所述差分放大输入对管处于导通状态，另一组所述差分放大输入对管处于关断状态；当所述差分输出电压为第二差分信号，所述共模信号为第一共模信号，两组所述差分放大输入对管均处于导通状态；

每组所述差分放大输入对管用于在所述差分输出电压和所述共模信号的控制下，向所述电流求和子电路提供共模小信号电流；所述电流求和子电路用于根据共模小信号电流确定共模反馈电压。

由上述可知，采用本发明提供的共模反馈电路，可以通过极性相反的两组差分放大输入对管在不同差分输出电压区间(也即是共模反馈电路的输入电压区间)交替导通，以进一步的确定共模反馈电压。与现有技术相比，在保持了传统电路无需额外时钟和不引入电阻负载的优点的同时，克服了传统电路限制输出电压摆幅的缺点，可以在宽输出摆幅的场景下保证共模反馈电路的正常使用。具体来说，当通过极性相反的两组差分放大输入对管在不同差分输出电压区间交替导通的情况下，便可以实现轨对轨输入电压范围，克服了现有技术中，由于运算放大器的输出电压应大于输入对管栅源电压(VGS)与尾电流源饱和漏源电压(VDSAT)的电压和，而导致该反馈电路对运算放大器的输出电压摆幅造成限制。由此可知，采用本发明提供的共模反馈电路，在保持了差分误差放大型共模反馈电路具有高跨导增益和消耗较小芯片面积的同时，可以使得共模反馈电路的应用场景得到拓展，也即是，可以使得共模反馈电路应用于更多的应用场景中，例如，可以应用于低电源电压运算放大器中，进一步的，可以提高共模反馈电路的稳定性和可靠性。

第二方面，本发明提供了一种共模反馈电路控制方法，应用于第一方面所述的共模反馈电路，所述方法包括：

当所述差分输出电压为第一差分信号，所述共模信号为第一共模信号，一组所述差分放大输入对管处于导通状态，另一组所述差分放大输入对管处于关断状态；当所述差分输出电压为第二差分信号，所述共模信号为第一共模信号，两组所述差分放大输入对管均处于导通状态；

在确定所述两组差分放大输入管所处的状态后，基于所述差分输出电压，确定共模电压分量；

基于所述共模电压分量和所述共模信号，确定共模小信号电流；

基于所述共模小信号电流，确定共模反馈电压值。

与现有技术相比，在保持了传统电路无需额外时钟和不引入电阻负载的优点的同时，克服了传统电路限制输出电压摆幅的缺点，本发明提供的共模反馈电路控制方法的有益效果与上述第一方面所述的共模反馈电路的有益效果相同，此处不做赘述。

第三方面，本发明提供了一种运算放大器，包括第一方面任一所述的共模反馈电路。

与现有技术相比，在保持了传统电路无需额外时钟和不引入电阻负载的优点的同时，克服了传统电路限制输出电压摆幅的缺点，本发明提供的运算放大器的有益效果与上述第一方面所述的共模反馈电路的有益效果相同，此处不做赘述。

附图说明

此处所说明的附图用来提供对本发明的进一步理解，构成本发明的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：

图1示出了本申请实施例提供的共模反馈电路的电路结构示意图；

图2示出了本申请实施例提供的一种其中一组差分放大输入对管处于导通状态时的共模反馈电路的电路图；

图3示出了本申请实施例提供的另一种其中一组差分放大输入对管处于导通状态时的共模反馈电路的电路图。

具体实施方式

为了使本发明所要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

需要说明的是，当元件被称为“固定于”或“设置于”另一个元件，它可以直接在另一个元件上或者间接在该另一个元件上。当一个元件被称为是“连接于”另一个元件，它可以是直接连接到另一个元件或间接连接至该另一个元件上。

此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。“若干”的含义是一个或一个以上，除非另有明确具体的限定。

在本发明的描述中，需要理解的是，术语“上”、“下”、“前”、“后”、“左”、“右”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。

在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。

目前，差分误差放大型共模反馈电路为了使得两对差分对管以及该反馈电路中的尾电流源均工作在饱和区，运算放大器的输出电压应大于输入对管栅源电压(VGS)与尾电流源饱和漏源电压(VDSAT)的电压和，其中，在标准互补金属氧化物半导体(ComplementaryMetal Oxide Semiconductor，CMOS)工艺下该电压和为1伏特，导致该反馈电路对运算放大器的输出电压摆幅造成限制，降低了该反馈电路以及全差分运算放大器的可靠性和稳定性。

针对上述问题，本发明实施例提供了一种共模反馈电路。图1示例出了本发明实施例提供的共模反馈电路的电路结构示意图。参照图1，本发明实施例提供的共模反馈电路，应用于运算放大器，共模反馈电路包括：共模感应与误差放大子电路10以及用于提供共模反馈电压的电流求和子电路20；所述电流求和子电路20与所述共模感应与误差放大子电路10耦接；所述共模感应与误差放大子电路10包括极性相反的两组差分放大输入对管101，每组所述差分放大输入对管101包括两对极性相同的对管101A，每对所述对管101A中的一个晶体管101a受控于差分输出信号(VOP/VON)，另一个晶体管101b受控于共模信号(VCM)。其中，差分输出信号(VOP/VON)用作共模反馈电路的输入。

当所述差分输出电压为第一差分信号，所述共模信号为第一共模信号，一组所述差分放大输入对管101处于导通状态，另一组所述差分放大输入对管101处于关断状态；当所述差分输出电压为第二差分信号，所述共模信号为第一共模信号，两组所述差分放大输入对管101均处于导通状态。

每组所述差分放大输入对管101用于在所述差分输出电压和所述共模信号的控制下，向所述电流求和子电路20提供共模小信号电流。

电流求和子电路20用于根据共模小信号电流确定共模反馈电压。

在本申请中，共模感应与误差放大子电路10的作用是感应输出共模电压，并与期望共模电压做差，放大后产生相应的共模误差小信号电流。同一差值下产生的小信号电流越大，表示共模反馈环路增益越大，表示共模反馈效果越好。

由上述可知，采用本发明提供的共模反馈电路，可以通过极性相反的两组差分放大输入对管在不同差分输出电压区间(也即是共模反馈电路的输入电压区间)交替导通，以进一步的确定共模反馈电压。与现有技术相比，在保持了传统电路无需额外时钟和不引入电阻负载的优点的同时，克服了传统电路限制输出电压摆幅的缺点，可以在宽输出摆幅的场景下保证共模反馈电路的正常使用。当通过极性相反的两组差分放大输入对管在不同差分输出电压区间交替导通的情况下，便可以实现轨对轨输入电压范围，克服了现有技术中，由于运算放大器的输出电压应大于输入对管栅源电压(VGS)与尾电流源饱和漏源电压(VDSAT)的电压和，而导致该反馈电路对运算放大器的输出电压摆幅造成限制。由此可知，采用本发明提供的共模反馈电路，在保持了差分误差放大型共模反馈电路具有高跨导增益和消耗较小芯片面积的同时，可以使得共模反馈电路的应用场景得到拓展，也即是，可以使得共模反馈电路应用于更多的应用场景中，例如，可以应用于低电源电压运算放大器中，进一步的，可以提高共模反馈电路的稳定性和可靠性。

参照图1，所述共模反馈电路还包括：共源共栅子电路30，所述共源共栅子电路30分别与所述电流求和子电路20和所述两组差分放大输入对管101耦接。

其中，共源共栅子电路30包括图1所示的第7N型晶体管N7、第8N型晶体管N8、第9N型晶体管N9和第10N型晶体管N10。

共源共栅子电路30的作用是将P型输入对管组(由两对P管组成)产生的小信号电流改变方向，从而与N型输入对管组(由两对N管组成)产生的小信号电流同方向叠加。

共源共栅子电路可以是折叠共源共栅子电路，互补输入产生的其中一路小信号电流可以通过共源共栅子电路改变电流方向，使得在小信号求和子电路中的电流始终同时叠加。

两组差分放大输入对管可以提取运算放大器差分输出的共模电压分量(VOC)，并将该共模电压分量与共模信号(也即是期望输出共模电压VCM)进行比较，以基于共模电压分量和共模信号，确定共模小信号电流。

参照图1，其中一组所述差分放大输入对管所含有的晶体管为P型晶体管，另一组所述差分放大输入对管所含有的晶体管为N型晶体管。

其中，电流求和子电路20包括图1所示的第7P型晶体管P7、第8P型晶体管P8、第9P型晶体管P9和第10P型晶体管P10，极性相反的两组差分放大输入对管101包括图1所示的第3N型晶体管N3、第4N型晶体管N4、第5N型晶体管N5、第6N型晶体管N6以及第3P型晶体管P3、第4P型晶体管P4、第5P型晶体管P5、第6P型晶体管P6。

电流求和子电路20的作用是将输入对管中受控于差分输出信号一侧晶体管(包括N和P两种极性，分别位于两组对管中)所产生的小信号电流镜像复制，在P9/N10相连结点进行电流求和，从而在产生共模反馈电压(VCMFB)的晶体管P10处获得两倍小信号电流，也即是获得两倍的传统结构的共模反馈环路增益。

两组差分放大输入对管可以提取运算放大器差分输出的共模电压分量(VOC)，并将该共模电压分量与共模信号(也即是期望输出共模电压VCM)进行比较，以基于共模电压分量和共模信号，确定共模小信号电流。电流求和子电路还用于：对所述共模小信号电流进行镜像处理，得到两组所述共模小信号电流；对两组所述共模小信号电流求和处理，得到目标小信号电流；基于所述目标小信号电流，确定所述共模反馈电压，也即是基于所述目标小信号电流，产生对应调节运算放大器中受控电流源的共模反馈电压(VCMFB)。实现了共模闭环负反馈，从而可以将运算放大器的输出共模电压钳制在共模信号(VCM)上。

参照图1，所述共模感应与误差放大子电路10还包括：分别与所述两组极性相反的所述差分放大输入对管101中的每对所述对管101A耦接的尾电流源102。

其中，尾电流源102也即是图1所示的第1N型晶体管N1、第2N型晶体管N2和第1P型晶体管P1、第2P型晶体管P2。具体的，P1为P3和P4的尾电流源，P1为P3和P4提供偏置电流。P2为P5和P6的尾电流源，P2为P5和P6提供偏置电流。N1为N3和N4的尾电流源，N1为N3和N4提供偏置电流。N2为N5和N6的尾电流源，N2为N5和N6提供偏置电流。

可选的，在所述第一差分信号的电压小于所述第一预设电压阈值，所述共模信号为所述第一共模信号的情况下，所述P型晶体管对应的所述差分放大输入对管处于导通状态，所述N型晶体管对应的所述差分放大输入管处于关断状态，其中，所述第一预设电压阈值为输入对管栅源电压与尾电流源饱和漏源电压的电压和。

图2示出了本申请实施例提供的一种其中一组差分放大输入对管处于导通状态时的共模反馈电路的电路图，如图2所示，在P型晶体管对应的所述差分放大输入对管处于导通状态，所述N型晶体管对应的所述差分放大输入管处于关断状态的情况下，P3、P4、P5、P6处于导通状态，N3、N4、N5、N6处于关断状态，P1为P3和P4提供偏置电流，P2为P5和P6提供偏置电流，则P3、P4、P5、P6基于所述差分输出电压(VOP/VON)，确定共模电压分量(VOC)；并基于所述共模电压分量(VOC)和所述共模信号(VCM)确定共模小信号电流；其中，互补输入产生的其中一路小信号电流通过共源共栅子电路(N7/N8/N9/N10)改变电流方向，使得在小信号求和子电路(P7/P8/P9/P10)中的两路小信号电流可以始终同时叠加，则小信号求和子电路可以基于所述共模小信号电流，确定共模反馈电压值。

可选的，所述第一差分信号的电压大于第二预设电压阈值，所述共模信号为所述第一共模信号，所述P型晶体管对应的所述差分放大输入对管处于关断状态，所述N型晶体管对应的所述差分放大输入管处于导通状态。所述第二预设电压阈值为电源电压减去所述输入对管栅源电压减去所述尾电流源饱和漏源电压的电压差。

在本申请实施例提供的一种可选实施例中，图3示出了本申请实施例提供的另一种其中一组差分放大输入对管处于导通状态时的共模反馈电路的电路图，如图3所示：在N型晶体管对应的所述差分放大输入对管处于导通状态，所述P型晶体管对应的所述差分放大输入管处于关断状态的情况下，P3、P4、P5、P6处于关断状态，N3、N4、N5、N6处于导通状态，N1为N3和N4提供偏置电流，N2为N5和N6提供偏置电流，则N3、N4、N5、N6基于所述差分输出电压(VOP/VON)，确定共模电压分量(VOC)；并基于所述共模电压分量(VOC)和所述共模信号(VCM)确定共模小信号电流；其中，互补输入产生的其中一路小信号电流通过共源共栅子电路(N7/N8/N9/N10)改变电流方向，使得在小信号求和子电路(P7/P8/P9/P10)中的两路小信号电流可以始终同时叠加，则小信号求和子电路可以基于所述共模小信号电流，确定共模反馈电压值。

可选的，所述第二差分信号的电压大于所述第一预设电压阈值，且小于所述第二预设电压阈值，所述共模信号为第一共模信号，此时，可以参见图1，所述P型晶体管和所述N型晶体管对应的所述差分放大输入对管均处于导通状态。P3、P4、P5、P6和N3、N4、N5、N6均处于导通状态，N1为N3和N4提供偏置电流，N2为N5和N6提供偏置电流，P1为P3和P4提供偏置电流，P2为P5和P6提供偏置电流，则P3、P4、P5、P6、N3、N4、N5、N6基于所述差分输出电压(VOP/VON)，确定共模电压分量(VOC)；并基于所述共模电压分量(VOC)和所述共模信号(VCM)确定共模小信号电流；其中，互补输入产生的其中一路小信号电流通过共源共栅子电路(N7/N8/N9/N10)改变电流方向，使得在小信号求和子电路(P7/P8/P9/P10)中的两路小信号电流可以始终同时叠加，则小信号求和子电路可以基于所述共模小信号电流，确定共模反馈电压值。

由上述可知，采用本发明提供的共模反馈电路，可以通过极性相反的两组差分放大输入对管在不同差分输出电压区间(也即是共模反馈电路的输入电压区间)交替导通，以进一步的确定共模反馈电压。与现有技术相比，在保持了传统电路无需额外时钟和不引入电阻负载的优点的同时，克服了传统电路限制输出电压摆幅的缺点，可以在宽输出摆幅的场景下保证共模反馈电路的正常使用。当通过极性相反的两组差分放大输入对管在不同差分输出电压区间交替导通的情况下，便可以实现轨对轨输入电压范围，克服了现有技术中，由于运算放大器的输出电压应大于输入对管栅源电压(VGS)与尾电流源饱和漏源电压(VDSAT)的电压和，而导致该反馈电路对运算放大器的输出电压摆幅造成限制。由此可知，采用本发明提供的共模反馈电路，在保持了差分误差放大型共模反馈电路具有高跨导增益和消耗较小芯片面积的同时，可以使得共模反馈电路的应用场景得到拓展，也即是，可以使得共模反馈电路应用于更多的应用场景中，例如，可以应用于低电源电压运算放大器中，进一步的，可以提高共模反馈电路的稳定性和可靠性。

本发明实施例还提供了一种运算放大器，包括至少一个上述共模反馈电路。

与现有技术相比，在保持了传统电路无需额外时钟和不引入电阻负载的优点的同时，克服了传统电路限制输出电压摆幅的缺点，本发明提供的运算放大器的有益效果与上述共模反馈电路的有益效果相同，此处不做赘述。

本发明实施例提供了一种共模反馈电路控制方法，应用于上述共模反馈电路，所述方法包括：

当所述差分输出电压为第一差分信号，所述共模信号为第一共模信号，一组所述差分放大输入对管处于导通状态，另一组所述差分放大输入对管处于关断状态；当所述差分输出电压为第二差分信号，所述共模信号为第一共模信号，两组所述差分放大输入对管均处于导通状态；

在确定所述两组差分放大输入管所处的状态后，基于所述差分输出电压，确定共模电压分量；

基于所述共模电压分量和所述共模信号，确定共模小信号电流；

基于所述共模小信号电流，确定共模反馈电压值。

与现有技术相比，在保持了传统电路无需额外时钟和不引入电阻负载的优点的同时，克服了传统电路限制输出电压摆幅的缺点，本发明提供的共模反馈电路控制方法的有益效果与上述共模反馈电路的有益效果相同，此处不做赘述。

尽管已描述了本发明实施例的可选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例做出另外的变更和修改。所以，所附权利要求意欲解释为包括可选实施例以及落入本发明实施例范围的所有变更和修改。

最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体与另一个实体区分开来，而不一定要求或者暗示这些实体之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的物品或者终端设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种物品或者终端设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括要素的物品或者终端设备中还存在另外的相同要素。

所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。