用于容错量子计算机的并行流设备和方法

摘要

用于并行量子计算的并行流设备和方法。例如，处理器的一个实施例包括：耦合到系统存储器的存储器接口；以及多个流多处理器，每个流多处理器用以并行执行多个指令流，所述指令流包含量子指令，每个流多处理器包括：指令高速缓存，用以存储从所述存储器获取的第一多个所述量子指令；指令发布电路，用以分派所述第一多个所述量子指令中的每个量子指令以便进行执行；多个并行量子执行电路，每个并行量子执行电路用以执行所述第一多个量子指令的子集，所述第一多个量子指令中的两个或更多个量子指令要由所述并行量子执行电路中的对应两个或更多个并行量子执行电路并行执行；以及多个波生成器，用以响应于所述第一多个量子指令中的每一个的执行而接收来自所述多个并行量子执行电路的信号，所述波生成器响应性地生成模拟波形以控制量子处理器的量子比特。