一种用于产生四相延时信号的方法及DLL电路

摘要

本发明公开了一种用于产生四相延时信号的方法及DLL电路，其通过延时锁相环电路通过捕获待调制信号vin以输出第一延时信号vo1、第二延时信号vo2、第三延时信号vo3和第四延时信号vo4，通过校正模块获取延时锁相环电路稳定后输出的四路延时信号和待调制信号vin，第四延时信号vo4与待调制信号vin之间的时延大于待调制信号vin的一个信号周期时，校正模块产生一个激励信号输出给鉴相器，使得鉴相器输出一个高电压信号给延时锁相环电路的电荷泵，以激励延时锁相环电路进入新的稳态，直至第四延时信号vo4与待调信号vin之间的时延为待调制信号vin的一个信号周期，因而可以适应不同频率的信号以及降低对延时模块的延时性能的要求，大大降低了设计难度提高了电路的可靠性。