利用DLTS研究碳化硅MOS界面态的制样及优化方法

摘要

一种利用DLTS研究碳化硅MOS界面态的制样及优化方法，其中样品制备方法包括如下步骤：高温氧化；金属淀积；欧姆接触退火；第一版光刻形成肖特基电极开孔；第二版光刻形成肖特基结构开孔及MOS结构开孔；正面金属淀积；金属剥离。采用此方法可以解决碳化硅MOS界面态和外延层内的深能级信号叠加在一起，导致拟合分析困难的问题。本发明还涉及一种优化肖特基结构在多版套刻时特性变差的方法，解决金属剥离得到肖特基结构和MOS结构时，肖特基接触特性较差的问题。

说明书

技术领域

本发明涉及半导体材料的制造技术及表征领域，尤其涉及一种利用DLTS研究碳化硅MOS界面态的制样及优化方法。

背景技术

碳化硅(SiC)半导体是宽禁带半导体材料的主要代表之一，它区别于第一代元素半导体材料(比如硅(Si)和锗(Ge))和第二代化合物半导体材料(比如砷化镓(GaAs)和磷化铟(InP))，具有大的禁带宽度[(2.3～3.3)eV]、高临界击穿电场[(0.8～3.0)x10

最近几年，碳化硅相关技术取得快速的发展，在材料和器件等方面都有长足进步。特别是碳化硅的各项关键工艺也在稳步发展中，虽然碳化硅相关工艺和硅工艺兼容，可以借鉴成熟的硅器件制作工艺，但是由于碳化硅材料的禁带宽度以及结构特性的不同，相同的工艺流程或者工艺参数在碳化硅材料上并不能取得好的流片结果。目前来看，碳化硅器件仍面临诸多问题，比如器件的肖特基接触特性差，漏电流大，工艺可重复性低等情况。所以优化碳化硅器件的制造工艺，尽可能减少由于工艺的问题造成对器件性能的影响，从而发挥碳化硅器件的自身材料特性的优势。

由于碳化硅是一个化合物半导体材料，相比于硅来说，碳化硅里面还含有碳原子，所以在热氧化过程中，由于碳原子的不完全释放，导致SiCMOSFET中的SiC/SiO

DLTS(深能级瞬态谱，Deep Level Transient Spectroscopy)设备是用于测试一定深度半导体材料中的深能级缺陷，它可以通过对肖特基结、PN结或者MOS(金属氧化物半导体，Metal Oxide Semiconductor)结构改变外加偏压，进而引起空间电荷区宽度的变化，对变化的空间电荷区存在的深能级缺陷进行填充和发射，可以利用检测到的电容瞬态变化信号，计算得到深能级缺陷的相关信息，例如能级位置、俘获截面、缺陷浓度等信息。结合材料类型和工艺流程，分析缺陷形成原因，进而有针对性的采取措施比如碳离子注入/退火等方法改善材料质量。

对于外延层内的深能级缺陷，可以制作肖特基结构用于DLTS测试。肖特基结构空间电荷区完全在半导体一侧，那么利用DLTS测试模块改变肖特基结外加偏压而改变半导体一侧空间电荷区的宽度。当施加反向偏压时空间电荷区达到最宽状态，此时电容最小；当施加填充电压时，空间电荷区达到最窄状态，此时电容最大。通过对变化的这个宽度区间的深能级缺陷进行填充和热发射，采集电容变化信号计算得到外延层内的深能级类型、浓度和俘获截面信息。

对于MOS结构的缺陷信号的DLTS测试，除了可以获得外延层内的深能级缺陷信号，氧化层和半导体界面存在界面态信号也会并在一起，导致DLTS瞬态谱难以拟合分析，信号叠加严重，直接提取界面态缺陷信号困难。

发明内容

有鉴于此，本发明提出了一种利用DLTS研究碳化硅MOS界面态的制样及优化方法，以期至少部分地解决上述提及的技术问题的至少之一。

为达到上述目的，作为本发明的一个方面，提供了一种利用DLTS研究碳化硅MOS界面态的制样方法，其中DLTS测试样品同时具有肖特基结构和MOS结构，该制样方法包括：

对碳化硅外延片进行高温氧化，在碳化硅外延片的正面和背面分别形成氧化层；

去除碳化硅外延片背面的氧化层，淀积背面金属，形成欧姆接触；

对碳化硅外延片正面进行第一版光刻形成肖特基电极开孔，并去除该肖特基电极开孔区域的氧化层；

对碳化硅外延片正面进行第二版光刻得到肖特基结构开孔和MOS结构开孔；

在碳化硅外延片正面依次淀积多层金属；

对淀积的多层金属进行剥离，去除肖特基结构开孔和MOS结构开孔之外区域的金属，形成肖特基结构和MOS结构，得到同时具有肖特基结构和MOS结构的DLTS测试样品。

作为本发明的另一个方面，提供了一种DLTS测试样品的优化方法，该DLTS测试样品采用上述的制样方法制备而成，该方法包括：

对DLTS测试样品进行退火处理，优化DLTS测试样品的肖特基接触特性。

从上述技术方案可以看出，本发明的技术方案至少具有以下有益效果其中之一或其中一部分：

(1)针对利用DLTS设备测试得到的碳化硅MOS结构界面态信号和外延层内的本征深能级信号叠加在一起，导致拟合分析困难的这一问题，本发明利用DLTS设备测试肖特基结，获得该样品的外延层内本征深能级缺陷信号，同时测得MOS结构具有该样品本征深能级的缺陷信号和界面态缺陷信号的叠加DLTS信号谱；用后者的信号谱减去前者的信号谱，得到MOS结构界面态的单独缺陷信号谱，由此，本发明通过DLTS设备的拟合分析模块，对碳化硅外延层内的本征深能级进行寻峰拟合，计算出具体的深能级缺陷的能级位置、缺陷浓度和俘获截面的大小；同时，也对界面态缺陷的信号峰进行寻峰拟合，判断出界面态的缺陷类型，浓度及俘获截面大小的信息；

(2)本发明大大简化了传统的肖特基接触的形成步骤，而且两层的肖特基接触电极是依次一次性淀积的，避免了第一层肖特基接触金属在工艺过程中被有机物及颗粒污染，导致两层肖特基接触金属粘接不牢固的问题；也防止第一层金属在退火过程中表面氧化，导致肖特基接触的两层金属电阻变大的问题；

(3)本发明的优化方法提高了肖特基势垒高度，降低了反向漏电流，优化了肖特基接触特性。

附图说明

图1为依照本发明实施例的肖特基及MOS结构阳极两层金属淀积顺序剖面图；

图2为依照本发明实施例的DLTS测试样品正面结构示意图；

图3为依照本发明实施例的MOS结构的DLTS信号图谱；

图4为依照本发明实施例的肖特基结构的DLTS信号图谱；

图5为依照本发明实施例的DLTS测试样品的制备方法流程图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明作进一步的详细说明。

针对利用DLTS设备测试得到的碳化硅MOS结构界面态信号和外延层内的本征深能级信号叠加在一起，导致拟合分析困难的这一问题，本发明利用DLTS设备测试肖特基结，获得该样品的外延层内本征深能级缺陷信号，同时测得MOS结构具有该样品本征深能级的缺陷信号和界面态缺陷信号的叠加DLTS信号谱。用后者的信号谱减去前者的信号谱，得到MOS结构界面态的单独缺陷信号谱，由此，本发明通过DLTS设备的拟合分析模块，对碳化硅外延层内的本征深能级进行寻峰拟合，计算出具体的深能级缺陷的能级位置、缺陷浓度和俘获截面的大小；同时，也对界面态缺陷的信号峰进行寻峰拟合，判断出界面态的缺陷类型，浓度及俘获截面大小的信息。

在本发明的实施例中，图5为依照本发明实施例的DLTS测试样品的制备方法流程图，如图5所示，一种利用DLTS研究碳化硅MOS界面态的制样方法，其中DLTS测试样品同时具有肖特基结构和MOS结构，该制样方法包括：

步骤(a1)：对碳化硅外延片进行高温氧化，在碳化硅外延片的正面和背面分别形成氧化层；

其中，对碳化硅外延片进行高温氧化的步骤中，该高温氧化的条件为：氧化温度为1000℃～1550℃，氧化时间为40分钟～3小时；作为优选的，该高温氧化的条件为：氧化温度为1200℃～1500℃，氧化时间为1小时～3小时。

步骤(b1)：去除碳化硅外延片背面的氧化层，淀积背面金属；

其中，淀积背面金属的步骤中，该背面金属通过磁控溅射或者电子束蒸发的方法淀积。

该背面金属可以为碳化硅领域的常规选择，不局限于Ni、Ti、W中的一种或多种，优选为Ni金属；该背面金属的厚度为100nm～500nm，优选为200nm～300nm。

步骤(c1)：在淀积背面金属后对背面金属进行退火形成欧姆接触，其中，该退火的条件为：氮气条件下，退火温度为800℃～1000℃，退火时间为60秒～90秒。

步骤(d1)：对碳化硅外延片正面进行第一版光刻形成肖特基电极开孔，并去除该肖特基电极开孔区域的氧化层。

步骤(e1)：对碳化硅外延片正面进行第二版光刻得到肖特基结构开孔和MOS结构开孔。

其中，图2为依照本发明实施例的DLTS测试样品正面结构示意图；如图2所示，对碳化硅外延片正面进行第二版光刻得到肖特基结构开孔和MOS结构开孔的步骤中，还得到区分部开孔；

对淀积的多层金属进行剥离的步骤中，去除肖特基结构开孔、MOS结构开孔和区分部开孔之外区域的金属，形成肖特基结构和MOS结构，并形成用于区分肖特基结构和MOS结构的区分部，得到同时具有肖特基结构和MOS结构的DLTS测试样品。

步骤(f1)：在碳化硅外延片正面依次淀积多层金属；

其中，在碳化硅外延片正面依次淀积多层金属的步骤中，该多层金属通过磁控溅射或者电子束蒸发的方法淀积。

并且，在碳化硅外延片正面依次淀积多层金属是在碳化硅外延片正面依次一次性淀积两层金属；

两层金属为先淀积的第一层金属和后淀积的第二层金属，第一层金属为Ti、Au、Ag和Ni中的一种或多种，最优选是Ti；第一层金属的厚度为20nm～100nm；优选是50nm～100nm；

第二层金属为Al、Au、Ag和Ni中的一种或多种，最优选是Al；第二层金属的厚度为100nm～1000nm；优选是200nm～800nm。

步骤(g1)：对淀积的多层金属进行剥离，去除肖特基结构开孔和MOS结构开孔之外区域的金属，形成肖特基结构和MOS结构，得到同时具有肖特基结构和MOS结构的DLTS测试样品。

根据DLTS测试样品制作流程，在同一个样品中同时制作肖特基结构和MOS结构需要两步套刻，会存在肖特基接触特性变差的问题。这是因为利用BOE对肖特基电极开孔的氧化层腐蚀开口之后，不能及时做金属电极，而是需要再次涂光刻胶进行第二版光刻。这就导致长时间暴露在空气中，开孔的肖特基接触面会形成薄的自然氧化层。此外，在第二版光刻时会有光刻胶直接覆盖在肖特基接触的区域，因此导致表面可能存在有机物及颗粒残留，影响后续电极的制备，严重影响肖特基接触特性。

为了解决这一问题，本发明的实施例中，还提出了一种DLTS测试样品的优化方法，该DLTS测试样品采用上述制样方法制备而成，该优化方法包括：

对DLTS测试样品进行退火处理，优化DLTS测试样品的肖特基接触特性。

其中，在对DLTS测试样品进行退火处理中，该退火处理的条件包括：在真空或者惰性气体条件下，退火温度为400℃～500℃，优选为450℃，退火时间为5分钟～20分钟，优选为15分钟，在惰性气体的气氛下自然冷却到室温。其中惰性气体可以是氮气、氩气，优选氩气。

并且，在对DLTS测试样品进行退火处理之后，本发明利用b1500半导体参数测试仪或者DLTS等设备测试所制样品的CV和IV特性，确保被检测的DLTS测试样品具有典型的肖特基接触特性。

以下列举具体实施例来对本发明的技术方案作进一步说明。

实施例1

选取N型4H-SiC衬底外延片，对该样品RCA标准化清洗之后，在氧气气氛下，1250℃氧化1.5h，经过椭偏仪测试测得形成氧化层厚度是50nm左右。在正面(Si面)旋涂6130正胶，在3000rpm条件下形成覆盖层，热板烘烤条件依次是100℃烘烤7min，110℃烘烤7min，120℃烘烤40min。

利用BOE(Buffer Oxide Etchant)浸泡正面被光刻胶保护的样品50s，去除样品的背面氧化层。背面溅射Ni金属300nm厚度，然后用丙酮煮5min，去除正面保护的光刻胶。再利用RTA退火(Rapid Thermal Annealing)，在氮气气氛下1000℃退火90s，将溅射的Ni金属与SiC衬底形成良好的欧姆接触。第一版光刻得到肖特基电极开孔，利用BOE在光刻胶的保护下，选择性的腐蚀掉开孔的肖特基电极区域，腐蚀大约50s。然后通过煮丙酮去除光刻胶。第二次光刻显影得到肖特基结构和MOS结构的光刻胶开孔，通过对开孔的光刻胶进行坚膜处理(100℃烘烤7min，110℃烘烤7min，120℃烘烤40min)。然后先蒸发正面肖特基接触金属Ti，厚度为50nm，随后蒸发金属Al，厚度是500nm。其中，图1为依照本发明实施例的肖特基及MOS结构阳极两层金属淀积顺序剖面图；如图1所示，得到一次性淀积的两层金属。接下来进行金属剥离，如图2所示，得到最终的DLTS测试样品。

在本发明实施例1中，图3为依照本发明实施例的MOS结构的DLTS信号图谱；图4为依照本发明实施例的肖特基结构的DLTS信号图谱；通过DLTS测试的结果可以发现，如图3所示，MOS结构的DLTS信号谱信号叠加严重，如图4所示，肖特基结构的信号良好，二者相减可以得到MOS结构的界面态缺陷信号谱。此外，对肖特基接触特性较差的样品，经过450℃氩气退火15分钟，然后氩气气氛下自然降温到室温，发现肖特基接触优化。

以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。