用于CIS器件的隔离区形成方法、半导体器件结构

摘要

本申请公开了一种用于CIS器件的隔离区形成方法、半导体器件结构，涉及半导体制造领域。该用于CIS器件的隔离区形成方法包括在衬底上形成阻挡层；所述阻挡层下方为氧化层，所述氧化层下方为氮化硅层，所述衬底中形成有浅沟槽隔离，在所述阻挡层表面形成硬掩膜层，所述硬掩膜层的材料为氧化物；通过光刻工艺和刻蚀工艺在所述硬掩膜层中形成隔离区图案；根据所述隔离区图案进行离子注入工艺，在所述衬底中形成隔离区；解决了目前光刻胶难以满足小尺寸器件高宽深比的高能注入工艺需求的问题；达到了有效实现小尺寸器件的高能离子注入的效果。

说明书

技术领域

本申请涉及半导体制造领域，具体涉及一种用于CIS器件的隔离区形成方法、半导体器件结构。

背景技术

CIS(CMOS Image Sensor，COMS图像传感器)是一种用于将光信号转换为电信号的器件。CIS由CMOS转换电路和像素单元构成，光电二极管设置在像素单元的光敏区，光敏区的面积越大，CIS采集的光越多。

随着CIS产品中像素单元区域的尺寸不断减小，对高宽深比的高能注入工艺的要求也越来越高。像素单元的尺寸减小，隔离区的关键尺寸也随之减小，但离子注入的能量不变，因此，深宽比会做越大，对工艺能力要求更高。

在进行离子注入工艺时，非打开区域需要做成孤岛状，且离子注入一般采用硼离子高能注入。由于硼离子的原子质量小，穿透力强，在光刻工艺中硬掩膜对于深宽比的要求高，如果硬掩膜无法满足深宽比的需求，像素单元的隔离会失效。

然而，当隔离区的关键尺寸较小，光刻胶较厚时，受到光刻工艺能力和机台解析力的限制，高宽深比工艺会没有工艺窗口，且在孤岛状的光刻胶与晶圆表面张力作用下，会出现倒胶现象，即光刻胶的侧壁轮廓不直。

发明内容

为了解决相关技术中的问题，本申请提供了一种用于CIS器件的隔离区形成方法、半导体器件结构。该技术方案如下：

第一方面，本申请实施例提供了一种用于CIS器件的隔离区形成方法，该方法包括：

在衬底上形成阻挡层；阻挡层下方为氧化层，氧化层下方为氮化硅层，衬底中形成有浅沟槽隔离，

在阻挡层表面形成硬掩膜层，硬掩膜层的材料为氧化物；

通过光刻工艺和刻蚀工艺在硬掩膜层中形成隔离区图案；

根据隔离区图案进行离子注入工艺，在衬底中形成隔离区。

可选的，在衬底上形成阻挡层之前，该方法还包括：

在衬底中形成浅沟槽，衬底表面形成有氮化硅层；

沉积氧化物，在衬底中形成浅沟槽隔离；

对衬底进行CMP处理，直到有源区表面的氧化物厚度达到预定值。

可选的，衬底上形成阻挡层之前，该方法还包括：

在衬底中形成浅沟槽隔离，衬底表面形成有氮化硅层；

在氮化硅层表面沉积厚度为预定值的氧化物。

可选的，在衬底上形成阻挡层，包括：

通过LPCVD工艺沉积氮化硅，形成阻挡层。

可选的，在阻挡层表面形成硬掩膜层，包括：

通过CVD工艺在阻挡层表面形成硬掩膜层；

在硬掩膜层上方形成DARC层。

可选的，硬掩膜层的厚度为300000埃至400000埃。

可选的，根据隔离区图案进行离子注入工艺，在衬底中形成隔离区之后，该方法还包括：

通过湿法腐蚀工艺去除硬掩膜层；

通过湿法腐蚀工艺去除阻挡层；

以衬底表面的氮化硅层为停止面，对衬底进行CMP处理。

第二方面，本申请实施例提供了一种半导体器件结构，包括衬底，衬底中形成有浅沟槽隔离；

衬底表面形成有氮化硅层，氮化硅层上方为氧化层，氧化层上方为阻挡层；

阻挡层上方为硬掩膜层，硬掩膜层中形成有隔离区图案，硬掩膜层的材料为氧化物。

可选的，阻挡层的材料为氮化硅。

可选的，硬掩膜层的厚度为30000埃至40000埃。

本申请技术方案，至少包括如下优点：

通过在衬底上形成阻挡层，衬底内形成有浅沟槽隔离，阻挡层下方为氧化层，氧化层下方为氮化硅层，在阻挡层表面形成硬掩膜层，通过光刻工艺和刻蚀工艺在硬掩膜层中形成隔离区，利用硬掩膜层取代离子注入时保护下层结构的光刻胶，解决了目前光刻胶难以满足小尺寸器件高宽深比的高能注入工艺需求的问题；达到了有效实现小尺寸器件的高能离子注入的效果。

附图说明

为了更清楚地说明本申请具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本申请实施例提供的用于CIS器件的隔离区形成方法的流程图；

图2是本申请实施例提供的CIS器件在制造过程中的剖视图；

图3是本申请实施例提供的CIS器件在制造过程中的剖视图；

图4是本申请实施例提供的CIS器件在制造过程中的剖视图；

图5是本申请实施例提供的CIS器件在制造过程中的剖视图；

图6是本申请实施例提供的CIS器件在制造过程中的剖视图；

图7是本申请实施例提供的CIS器件在制造过程中的剖视图；

图8是本申请实施例提供的CIS器件在制造过程中的剖视图；

图9是本申请实施例提供的一种用于制作CIS器件的衬底的示意图。

具体实施方式

下面将结合附图，对本申请中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本申请保护的范围。

在本申请的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。

在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。

此外，下面所描述的本申请不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。

请参考图1，其示出了本申请实施例提供的一种用于CIS器件的隔离区形成方法的流程图，该方法包括如下步骤：

在步骤101中，在衬底上形成阻挡层，阻挡层下方为氧化层，氧化层下方为氮化硅层，衬底中形成有浅沟槽隔离。

如图2所示，衬底11中形成有浅沟槽隔离12，衬底11的表面形成有氮化硅层14，氮化硅层14和衬底11之间还形成有垫氧化层13。

在氮化硅层14上方形成有氧化层15，在氧化层15表面形成阻挡层16。

阻挡层16作为刻蚀阻挡层，以及后续湿法腐蚀工艺的阻挡层。

在步骤102中，在阻挡层表面形成硬掩膜层，硬掩膜层的材料为氧化物。

根据深宽比需求，在阻挡层表面形成预定厚度的硬掩膜层。

如图3所示，阻挡层16表面形成有硬掩膜层17。

在步骤103中，通过光刻工艺和刻蚀工艺在硬掩膜中形成隔离区图案。

如图4所示，在硬掩膜层17的表面涂布光刻胶18；利用带有隔离区图案的掩膜版进行曝光，显影后，隔离区图案被复制到光刻胶层18中，再对衬底进行刻蚀，未被光刻胶覆盖的硬掩膜被去除，硬掩膜层17中形成隔离区图案19，如图5所示；然后，去除硬掩膜层17表面的光刻胶，如图6所示。

硬掩膜层经过刻蚀后，隔离区图案两侧的硬掩膜侧壁线条为直线型。

在步骤104中，根据隔离区图案进行离子注入工艺，在衬底中形成隔离区。

进行离子注入工艺，衬底11中对应隔离区图案19的区域形成隔离区20，如图7所示。

综上所述，本申请实施例提供的用于CIS器件的隔离区形成方法，通过在衬底上形成阻挡层，衬底内形成有浅沟槽隔离，阻挡层下方为氧化层，氧化层下方为氮化硅层，在阻挡层表面形成硬掩膜层，通过光刻工艺和刻蚀工艺在硬掩膜层中形成隔离区，利用硬掩膜层取代离子注入时保护下层结构的光刻胶，解决了目前光刻胶难以满足小尺寸器件高宽深比的高能注入工艺需求的问题；达到了有效实现小尺寸器件的高能离子注入的效果。

本申请另一实施例提供了一种用于CIS器件的隔离区形成方法，该方法包括如下步骤：

在步骤201中，在衬底中形成浅沟槽，衬底表面形成有氮化硅层。

在衬底表面形成垫氧化层，在垫氧化层表面形成氮化硅层，垫氧化层表面的氮化硅层作为形成浅沟槽隔离时的硬掩膜；通过光刻和刻蚀工艺在衬底中形成浅沟槽。

在步骤202中，沉积氧化物，在衬底中形成浅沟槽隔离。

沉积氧化物来填充衬底中的浅沟槽，在衬底中的浅沟槽被完全填充，形成浅沟槽隔离后，衬底表面也会形成一层氧化物，该氧化物位于氮化硅层的上方。

在步骤203中，对衬底进行CMP处理，直到有源区表面的氧化物厚度达到预定值。

在对衬底进行CMP处理时，需要保留氮化硅层上方厚度为预定值的氧化层。该层厚度为预定值的氧化物在后续进行湿法腐蚀工艺去除硬掩膜层和阻挡层时，起到保护下层器件结构的作用。

在一个例子中，预定值为2000埃至5000埃。

在步骤204中，通过LPCVD工艺沉积氮化硅，形成阻挡层。

如图2所示，氧化层15的表面形成有阻挡层16。

在步骤205中，通过CVD工艺在阻挡层表面形成硬掩膜层。

硬掩膜层的材料为氧化物。通过CVD工艺在阻挡层表面沉积氧化物，形成硬掩膜层。

在一个例子中，硬掩膜层的材料为通过化学反应的方式形成的二氧化硅。

在另一个例子中，硬掩膜层的材料为TEOS分解所得的二氧化硅。

硬掩膜层作为隔离区形成时的高能离子注入阻挡层。

如图3所示，阻挡层16表面形成有硬掩膜层17。

硬掩膜层的厚度根据高深宽比高能离子注入的工艺需求确定。在一个例子中，硬掩膜层的厚度为30000埃至40000埃。

在步骤206中，在硬掩膜上方形成DARC层。

在硬掩膜层表面淀积一层DARC(dielectric anti-reflective coating，介电抗反射涂层)。

在步骤207中，通过光刻工艺和刻蚀工艺在硬掩膜层中形成隔离区图案。

该步骤在上述步骤103中进行了阐述，这里不再赘述。

光刻过程中，光刻胶的厚度小于下方硬掩膜层17的厚度。

在经过刻蚀后，硬掩膜层中隔离区图案两侧的硬掩膜侧壁为直线型。在一个例子中，隔离区图案两侧的硬掩膜侧壁的倾角为89°。

在步骤208中，根据隔离区图案进行离子注入工艺，在衬底中形成隔离区。

在步骤在上述步骤104中进行了阐述，这里不再赘述。

在一个例子中，在进行高能离子注入时，向衬底注入硼离子，注入能量为2500KeV-3000KeV，注入剂量为5E13cm

在步骤209中，通过湿法腐蚀工艺去除硬掩膜层。

在一个例子中，对衬底进行单面喷淋，湿法腐蚀溶液为49％HF。

在步骤210中，通过湿法腐蚀工艺去除阻挡层。

由于阻挡层的材料为氮化硅，在一个例子中，利用热磷酸去除阻挡层。

如图8所示，氧化层15表面的硬掩膜层17和阻挡层16都被去除。

在步骤211中，以衬底表面的氮化硅层为停止面，对衬底进行CMP处理。

再次对衬底进行CMP处理，并以氮化硅层14为CMP的停止面，在研磨至氮化硅层14时，结束CMP处理，图9所示，氮化硅层14表面的氧化层15被去除。

本申请又一实施例提供了一种用于CIS器件的隔离区形成方法，该方法包括如下步骤：

在步骤301中，在衬底中形成浅沟槽隔离，衬底表面形成氮化硅层。

在衬底表明形成垫氧化层，在垫氧化层表面形成氮化硅层，通过光刻和刻蚀工艺在衬底中形成浅沟槽，沉积氧化物，利用氧化物完全填充衬底中的浅沟槽，形成浅沟槽隔离，对衬底表面进行CMP处理，去除氮化硅层上方残余的氧化物，露出衬底表面的氮化硅层。

在步骤302中，在氮化硅层表面沉积厚度为预定值的氧化物。

在一个例子中，预定值为2000埃至5000埃。

在步骤303中，通过LPCVD工艺沉积氮化硅，形成阻挡层。

该步骤在上述步骤204中进行了阐述，这里不再赘述。

在步骤304中，通过CVD工艺在阻挡层表面形成硬掩膜层。

硬掩膜层的材料为氧化物。硬掩膜层的厚度根据高深宽比高能离子注入的工艺需求确定。

在一个例子中，硬掩膜层的厚度为30000埃至40000埃。

该步骤在上述步骤205中进行了阐述，这里不再赘述。

在步骤305中，在硬掩膜上方形成DARC层。

该步骤在上述步骤206中进行了阐述，这里不再赘述。

在步骤306中，在步骤207中，通过光刻工艺和刻蚀工艺在硬掩膜层中形成隔离区图案。

该步骤在上述步骤103中进行了阐述，这里不再赘述。

光刻过程中，光刻胶的厚度小于下方硬掩膜层17的厚度。

在经过刻蚀后，硬掩膜层中隔离区图案两侧的硬掩膜侧壁为直线型。在一个例子中，隔离区图案两侧的硬掩膜侧壁的倾角为89°。

在步骤307中，根据隔离区图案进行离子注入工艺，在衬底中形成隔离区。

在步骤在上述步骤104和步骤208中进行了阐述，这里不再赘述。

在步骤308中，通过湿法腐蚀工艺去除硬掩膜层。

在一个例子中，对衬底进行单面喷淋，去除衬底上的硬掩膜层，湿法腐蚀溶液为49％HF。

在步骤309中，通过湿法腐蚀工艺去除阻挡层。

由于阻挡层的材料为氮化硅，在一个例子中，利用热磷酸去除阻挡层。

在步骤310中，以衬底表面的氮化硅层为停止面，对衬底进行CMP处理。

再次对衬底进行CMP处理，并以氮化硅层14为CMP的停止面，去除氮化硅层表面的氧化物层15。

本申请另一实施例提供了一种半导体器件结构，该半导体器件结构形成于CIS器件的制造过程中，如图6所示，该半导体器件结构包括衬底11，衬底11中形成有浅沟槽隔离12，衬底11表面形成有氮化硅层14，氮化硅层14上方为氧化层15，氧化层15上方为阻挡层16。氮化硅层14和衬底之间还有垫氧化层13。

阻挡层16上方为硬掩膜层17，硬掩膜层中形成有隔离区图案19。硬掩膜层17的材料为二氧化硅。利用硬掩膜层17作为离子注入时的阻挡层，可以避免光刻胶无法满足高深宽比的高能注入条件的问题，优化小尺寸CIS器件的工艺流程。

在一个例子中，阻挡层的材料为氮化硅。

硬掩膜层的厚度根据高深宽比高能离子注入的工艺需求确定。在一个例子中，硬掩膜层的厚度为30000埃至40000埃。

显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本申请创造的保护范围之中。