公开/公告号CN112434400A
专利类型发明专利
公开/公告日2021-03-02
原文格式PDF
申请/专利权人 北京交通大学;泰科天润半导体科技(北京)有限公司;
申请/专利号CN202011101993.3
申请日2020-10-15
分类号G06F30/20(20200101);G06F30/30(20200101);G06F17/15(20060101);
代理机构35212 福州市鼓楼区京华专利事务所(普通合伙);
代理人王牌
地址 100000 北京市海淀区西直门外上园村3号
入库时间 2023-06-19 10:05:17
技术领域
本发明涉及一种MOSFET栅源电压干扰传导路径模型。
背景技术
一般情况下,SiC MOSFET的工作电压(约kV等级)在数值上远高于工作电流(约A等级),因此,脉冲电压是栅源电压干扰的主要干扰源,虽然在数值上,考虑脉冲电压干扰的数学分析在误差允许范围内具有较好的精确性,但是在研究封装差异以及驱动电阻对栅源电压造成干扰的前提下,脉冲电流的干扰将不可忽略。脉冲电流对栅源电压的干扰大致可以分为两类:第一类,通过空间电磁场的变化在驱动回路中感应出分布电压干扰,属辐射干扰;第二类,通过器件杂散电感耦合到栅源极形成干扰,属传导干扰。为抑制第一类辐射干扰,电源工程师们一般通过设计PCB进行抑制,常用技术包括:驱动回路面积最小化、避免驱动部分与干扰源丰富的功率部分重合等;目前,已经具备较为完善的理论基础和工程经验。然而,第二类传导干扰,在电力电子领域尚缺乏系统的理论指导和工程设计方案。
第二类传导干扰中,漏源电压和电流的剧烈变化通过米勒电容传导,引起栅源电压出现尖峰和振荡,影响栅源电压稳定性,这会增加变换器损耗,甚至引发桥臂直通、栅极电解质击穿,严重威胁着MOSFET的性能提升和安全可靠应用。随着材料技术的进步,采用SiC、GaN等宽禁带半导体材料生成的功率MOSFET具有耐压高、开关速度快的优势,然而,这一优势也使得漏源电压和电流的变化率变得更高,使得传导干扰问题突出,MOSFET栅源电压干扰抑制这一问题,受到广泛关注。
为抑制栅源电压干扰,首先应当理解其产生机理。为此,国内外学者采用数学建模的思路,对栅源电压干扰的机理进行了深入探讨。在简单机理模型分析方面,这些模型分析着眼于确定开关速度的关键限制因素,结果表明,对于宽禁带器件,在桥臂结构中限制其开关速度的两个主要因素是栅极驱动能力和栅源电压干扰问题,进而依据电压变化率、驱动电阻和结电容等效电路估算了干扰引起的栅源电压最大变化值;例如参考文献[1]、[2]以及[3]。
在参考文献[4]中详细介绍了10kV SiC MOSFET在开关瞬态时的表征,指出在导通瞬态中,栅源电压干扰的正向尖峰将可能产生击穿电流,且由于该击穿电流的存在,增大导通电流和导通损耗;在关断瞬态中,栅源电压干扰的负向尖峰在超过允许范围时将会导致器件性能退化。在此基础上,讨论了对栅源电压的干扰和对开关速度的限制,并在极端情况下,即假设通过器件的米勒电容的所有电流都对其栅源电容进行充电时,通过结电容等效电路估算最大栅源电压变化幅度。这些简单的机理模型解释了栅源电压干扰的本质原因,为改进栅极驱动器、消除干扰、提高开关速度提供了概念性依据;然而,尚未考虑影响SiCMOSFET动态特性的关键杂散参数,如栅极内阻、驱动回路电感和功率回路电感等,栅源电压干扰机理尚不完备。
在复杂机理模型分析方面:
参考文献[5]提出建立了一个连续器件的电路分析模型,对桥臂结构下高压增强型GaN晶体管的栅源电压干扰导致的误导通现象进行了研究:首先建立了考虑高压增强型GaN晶体管的非线性I-V和C-V特性器件模型;然后,将器件特性与各种电路参数相结合,建立了电路级模型;最后将分段切换过程模型和PSpice仿真相比,证明该模型获得了更精确的分析结果;
参考文献[6]是基于GaN器件的桥臂电路,考虑所有的电路寄生参数,分析并建立数学模型,对栅源电压干扰造成的误导通现象进行了全面的定量分析,为工程实践中GaN基变换器的器件选择、PCB设计和调试提供了准确的参考,可用来评估、判断误导通问题的发生;
参考文献[7]是面向工程实际中常见桥臂结构电路的杂散参数,基于MOSFET等效结电容模型、戴维南定理和叠加原理,并考虑MOSFET体二极管反向恢复、漏源电压变化的非线性以及驱动回路电感的影响,研究提出了一种栅源电压干扰分析模型,由变换器的寄生参数明确对应表示;
参考文献[8]中不仅引入了宽禁带器件的结电容等效电路,还考虑了驱动回路电感和功率回路电感的影响,建立了用于栅源电压干扰机理分析的六阶模型;
综上所述,这些复杂的机理模型考虑了多种电路杂散参数,能够计算获得串扰引发的电压尖峰值。但是,这些复杂的机理模型,仅考虑干扰引发的电压尖峰,缺乏对干扰振荡的解释说明;而且,在建模过程中,引入了过多非主导杂散参数。因此,利用这些复杂的机理模型,尚难以直接面向工程应用,给出考虑栅压应力的设计指导原则;降低SiC MOSFET栅压应力的方法尚未完全融入大功率变流系统设计中。因此如何在保证采用SiC MOSFET器件的功率变流系统的安全稳定性的前提下,最大限度的发挥出SiC MOSFET器件的性能优势仍是一项具有挑战的工作。
为此,本发明主要针对桥臂电路中脉冲电压和脉冲电流引起的传导干扰提出了一种MOSFET栅源电压干扰传导路径模型,用于预测和判断脉冲电压和脉冲电流对MOSFET栅源电压干扰的影响,揭示干扰传导机理。
参考文献如下:
[1]ZHANG Z,ZHANG W,WANG F,et al.Analysis of the Switching SpeedLimitation of Wide Band-Gap Devices in a Phase-Leg Configuration:2012 IEEEEnergy Conversion Congress and Exposition(ECCE)[C].Raleigh,USA:15-20Sep.2012.
[2]CHEN Z.Characterization and Modeling of High-Switching-SpeedBehavior of SiC Active Devices[D].Virginia Polytechnic Institute,2009.
[3]NGUYEN B,ZHANG X,FERENCZ A,et al.Analytic model for power MOSFETturn-off switching loss under the effect of significant current diversion atfast switching events:2018 IEEE Applied Power Electronics Conference andExposition(APEC)[C].
[4]JI S,ZHENG S,WANG F,et al.Temperature-Dependent Characterization,Modeling,and Switching Speed-Limitation Analysis of Third-Generation 10-kVSiC MOSFET[J].IEEE Transactions on Power Electronics,2018,33(5):4317-4327.
[5]XIE R,WANG H,TANG G,et al.An Analytical Model for False Turn-OnEvaluation of High-Voltage Enhancement-Mode GaN Transistor in Bridge-LegConfiguration[J].IEEE Transactions on Power Electronics,2017,32(8):6416-6433.
[6]ZHU T,ZHUO F,ZHAO F,et al.Quantitative Model-Based False Turn-onEvaluation and Suppression for Cascode GaN Devices in Half-BridgeApplications[J].IEEE Transactions on Power Electronics,2019,34(10):10166-10179.
[7]LI R,ZHU Q,XIE M.A New Analytical Model for Predicting dv/dt-Induced Low-Side MOSFET False Turn-ON in Synchronous Buck Converters[J].IEEETransactions on Power Electronics,2019,34(6):5500-5512.
[8]CHEN J,LUO Q,HUANG J,et al.Analysis and Design of an RC SnubberCircuit to Suppress False Triggering Oscillation for GaN Devices in Half-Bridge Circuits[J].IEEE Transactions on Power Electronics,2020,35(3):2690-2704.
发明内容
本发明要解决的技术问题,在于提供一种MOSFET栅源电压干扰传导路径模型,用于揭示高频大功率变换器,MOSFET高速开通和关断时出现的栅源电压干扰机理。
本发明实现方式:一种MOSFET栅源电压干扰传导路径模型,所述干扰传导路径包括:脉冲电压干扰传导路径以及脉冲电流干扰传导路径;所述模型具体包括:脉冲电压和脉冲电流干扰传导过程的双回路传递函数。
进一步地,所述双回路传递函数包括驱动回路传递函数和功率回路传递函数。
进一步地,所述干扰传导路径模型,其矩阵形式:
式中,v
进一步地,所述脉冲电流干扰功率回路传递函数H
H
式中,L
进一步地,所述的脉冲电流干扰驱动回路传递函数H
式中,R表示外接驱动电阻,R
进一步地,所述脉冲电压干扰功率回路传递函数G
式中:L
进一步地,所述的脉冲电压干扰驱动回路传递函数G
式中,R表示外接驱动电阻,R
进一步地,所述干扰传导路径的标准二阶系统的特征方程为:
s
式中,R表示外接驱动电阻,R
本发明具有如下优点:在本发明所述数学模型可以揭示脉冲电压、脉冲电流通过封装杂散参数引发SiC MOSFET栅源电压干扰的回路耦合机理,便于直观和迅速地判断系统元件参数的合理性,并大量简化计算,可用于预测栅源电压受到干扰后的动态过程和振荡情况。同时,该模型具备简洁的数学表征和直观的物理意义。
附图说明
下面参照附图结合实施例对本发明作进一步的说明。
图1是本发明一种MOSFET栅源电压干扰传导路径模型传递函数框图;
图2是本发明中考虑脉冲电流干扰的桥臂电路结构示意图;
图3是本发明中考虑脉冲电流干扰源引起MOSFET栅源电压干扰的波形时序图;
图4是本发明的桥臂电路简化图;
图5是本发明的栅源电压干扰的等效电路图;
图6是采用本发明模型得到的栅源电压干扰负向尖峰随MOSFET封装变化的模型预测结果示意图;
图7是采用本发明模型得到栅源电压干扰负向尖峰随MOSFET封装变化的实测实验结果示意图。
具体实施方式
下面详细描述本发明的实施例,所述实施例的示例在附图中示出,其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的,旨在用于解释本发明,而不能理解为对本发明的限制。
下面参照附图描述本发明的内容。
图1是本发明所述的一种MOSFET栅源电压干扰传导路径模型传递函数框图。如图1所示,该模型包括以下内容:
(1)既描述了脉冲电压干扰传导路径,又描述了脉冲电流干扰传导路径。
(2)所述模型包括描述脉冲电压和脉冲电流干扰传导过程的双回路传递函数。
(3)所述双回路传递函数包括驱动回路传递函数和功率回路传递函数。
(4)所述干扰传导路径模型,其矩阵形式:
式中,v
(5)所述干扰传导路径标准二阶系统的特征方程为:
s
式中,R表示外接驱动电阻,R
(6)所述脉冲电流干扰功率回路传递函数H
H
式中,L
(7)所述的脉冲电流干扰驱动回路传递函数H
式中,R表示外接驱动电阻,R
(8)所述脉冲电压干扰功率回路传递函数G
式中:L
(9)所述的脉冲电压干扰驱动回路传递函数G
式中,R表示外接驱动电阻,R
图2是根据本发明实施例的考虑脉冲电流干扰的桥臂电路结构,如图2所示,桥臂结构负载电流I
图3展示了脉冲电流干扰栅源电压的波形示意图。为突出主要矛盾,着重分析被动管栅源电压干扰成因,本分析过程中近似认为C
从t
模态1[t
模态2[t
模态3[t
模态4[t
模态5[t
模态6[t
模态7[t
模态8[t
模态9[t
图4是根据本发明实施例的桥臂电路简化图,如图4所示,功率回路的高频脉冲干扰源是开关SW的开关动作引起的,根据叠加原理,近似认为是脉冲电流干扰和脉冲电压干扰的叠加。如图4所示,常见3引脚封装的SiC MOSFET中,源极杂散电感L
图5是根据本发明实施例的栅源电压干扰的等效电路,如图5所示,记SiC MOSFET的输入结电容C
图6是实施例中,采用本发明所述模型所得,栅源电压干扰负向尖峰随MOSFET封装主要参数变化的模型预测结果示意图。在本实施例中,考虑脉冲电压和脉冲电流干扰共同作用于栅源电压产生干扰的情况,取典型电压电流值V
如图7所示,栅源电压干扰负向尖峰随MOSFET封装变化的实测实验结果。设置直流母线电压V
对照图6和图7的结果,可以发现,图6的模型预测结果与图7的实验测试结果在误差允许范围内。因此,采用本发明所述模型,可以有效预测脉冲电压干扰和脉冲电流干扰对栅源电压的影响。本发明所述模型综合考虑脉冲电压和脉冲电流对MOSFET栅源电压干扰的影响,用于直观、迅速地判断功率变流系统中MOSFET驱动参数、MOSFET封装结构,以及PCB布局设计的合理性。
在本说明书的描述中,参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中,对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且,描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外,在不相互矛盾的情况下,本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
虽然以上描述了本发明的具体实施方式,但是熟悉本技术领域的技术人员应当理解,我们所描述的具体的实施例只是说明性的,而不是用于对本发明的范围的限定,熟悉本领域的技术人员在依照本发明的精神所作的等效的修饰以及变化,都应当涵盖在本发明的权利要求所保护的范围内。
机译: MOSFET例如轻掺杂漏极MOSFET,例如存储电路,涉及在栅电极和沟道区域之间施加击穿电压以穿透栅介电材料
机译: 一种存储程序,可减少通过电压的干扰和浮动栅对控制栅的泄漏
机译: 沟槽栅型VDMOSFET器件,栅绝缘层部分较厚,用于减小栅源电容