Threshold voltage; Electric potential; Logic gates; Tunneling; Junctions; Information technology; Electrical engineering;
机译:具有背栅控制的全耗尽(FD)隐式源/漏(Re-S / D)SOI MOSFET的分析阈值电压模型
机译:短沟道全耗尽型凹陷源极/漏极(Re-S / D)UTB SOI MOSFET的阈值电压模型,包括衬底引起的表面电势效应
机译:考虑源极/漏极耗尽效应的电介质口袋双栅极无结FET的二维分析阈值电压模型
机译:双栅极隧道MOSFET阈值电压的分析模型,包括源/漏耗尽区
机译:用于低压集成电路应用的双栅CMOS设计和分析,包括绝缘体上硅MOSFET的物理建模。
机译:具有InAs / Si异质结和源极口袋结构的双栅隧道FET的漏极电流模型
机译:硅锗(SiGe)衬底上带有应变硅(s-Si)沟道的短沟道双材料栅极(DMG)MOSFET阈值电压的分析模型
机译:多晶硅栅极对具有薄栅氧化层的亚100nm mOsFET中随机掺杂诱导阈值电压波动的影响