一种亚阈区低功耗存算一体CMOS电路结构

摘要

本发明属于计算机架构技术领域，具体来说是涉及一种亚阈区低功耗存算一体CMOS电路结构。本发明是MOSFET工作在亚阈区时的电流‑电压指数关系，使单个MOSFEET在不同的源漏电压VDS、栅源电压VGS下，输出不同大小的源漏电流IDsub，从而实现低功耗设计的同时完成源漏电压VDS与栅源电压VGS在电流模式下的加法运算。在6T SRAM的单比特存储模块结构的基础上，增加运算模块用于运算实现，增加读取控制模块用于运算结果的选择性读取。运算模块中有电流模式单管加法器等运算单元结构，根据亚阈区下电流‑电压所具有的指数关系,通过输入特定的Vin使其输出不同大小的电流。相比于传统的SRAM存储单元，在保持单元结构面积小的同时，使得数据在存储的同时可进行运算，实现了存算一体的功能。