STI结构的制作方法、STI结构及半导体器件

摘要

本发明一个或多个实施例公开了一种STI结构的制作方法、STI结构及半导体器件，其中，STI结构的制作方法包括：提供半导体衬底；在所述半导体衬底上形成沟槽；对所述沟槽的内壁进行掺杂；在所述沟槽中填充隔离介质，以该方法制作的STI结构可增强半导体器件的抗辐照能力。

说明书

技术领域

本发明涉及半导体技术领域，尤其涉及一种STI(Shallow Trench Isolation，浅槽隔离)结构的制作方法、STI结构及半导体器件。

背景技术

在标准的CMOS(Complementary Metal Oxide Semiconductor，互补金属氧化物半导体)工艺中，STI结构是主流的器件隔离结构。随着CMOS器件进入超深亚微米甚至纳米级时代，STI隔离区的尺寸越来越小，其对高能粒子辐照越来越敏感，高能粒子入射在STI隔离区中所产生的物理损伤会导致器件的关态漏电流增加和阈值电压发生漂移，从而影响器件的性能。目前，通过降低STI结构中氧化物层的厚度可减少辐照的影响，但这会降低STI隔离区的隔离性能。

发明内容

有鉴于此，本发明一个或多个实施例提供一种STI结构的制作方法、STI结构及半导体器件，能够有效增强半导体器件的抗辐照能力。

本发明一个或多个实施例提供了一种STI结构的制作方法，包括：提供半导体衬底；在所述半导体衬底上形成沟槽；对所述沟槽的内壁进行掺杂；在所述沟槽中填充隔离介质。

可选的，在所述半导体衬底上形成沟槽，包括：在所述半导体衬底上形成掩膜层；在所述掩膜层上形成开口，以暴露所述半导体衬底；在暴露出的半导体衬底上形成所述沟槽。

可选的，所述掩膜层包括氧化物层以及覆盖在所述氧化物层上的氮化物层，对所述沟槽的内壁进行掺杂，包括：以所述氮化物层作为自对准阻挡层，将掺杂离子注入到所述沟槽的内壁。

可选的，将掺杂离子注入到所述沟槽的内壁，包括：将所述掺杂离子垂直向所述沟槽注入。

可选的，将所述掺杂离子以预设入射角度倾斜并旋转向所述沟槽注入，其中，所述预设入射角度为掺杂离子束与半导体衬底所在平面之间的角度。

可选的，所述预设入射角度不大于45°。

可选的，所述掺杂离子是P型离子。

可选的，所述方法还包括：在对所述沟槽的内壁进行掺杂之后以及在所述沟槽中填充隔离介质之前，在所述沟槽的内壁生长氧化物层。

本发明一个或多个实施例还提供了一种STI结构，包括：半导体衬底；沟槽，形成在所述半导体衬底上，其中，所述沟槽的内壁被掺杂；

隔离介质，填充在所述沟槽中。

可选的，对所述沟槽进行掺杂所使用的掺杂离子为P型离子。

可选的，所述沟槽的内壁附着有氧化物层。

本发明一个或多个实施例还提供了一种半导体器件，该半导体器件包括具有上述任意一种STI结构。

本发明一个或多个实施例提供的STI结构的制作方法，对STI结构的沟槽的内壁进行掺杂，在STI结构的沟槽内壁形成空穴，在有高能辐射粒子入射在STI隔离区产生自由电子时，沟槽内壁的空穴可以与这些自由电子复合，使得这些自由电子被抵消，从而增强了半导体器件的抗辐照能力。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。

图1是根据本发明一个或多个实施例示出的一种STI结构的制作方法的流程图；

图2是根据本发明一个或多个实施例示出的STI结构的示意图；

图3是根据本发明一个或多个实施例示出的STI结构的示意图；

图4是根据本发明一个或多个实施例示出的STI结构的示意图；

图5是根据本发明一个或多个实施例示出的STI结构的示意图。

具体实施方式

下面结合附图对本发明实施例进行详细描述。

应当明确，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。

图1是根据本发明一个或多个实施例示出的一种STI结构的制作方法的流程图，如图1所示，该方法包括：

步骤101：提供半导体衬底；

例如，提供如图2所示的半导体衬底20，该半导体衬底20可依照半导体器件的用途需要而合理选择，例如，该半导体衬底可包括单晶硅(Si)、绝缘体上硅(SOI)、本发明一个或多个实施例的半导体衬底以硅衬底为例进行说明。

步骤102：在所述半导体衬底上形成沟槽；

在本发明的一个或多个实施例中，半导体衬底上还可以具有掩膜层，在该种情况下，本方法在步骤102之前，还可包括在半导体衬底上形成掩膜层的步骤，例如可通过沉积工艺在半导体衬底上形成掩膜层，其中，沉积工艺包括但不限于CVD(Chemical VaporDeposition，化学气相沉积)。在本实施例中，在半导体衬底上形成掩膜层之后，可在掩膜层上涂布光致抗蚀剂层并通过曝光、显影等光刻工艺图案化，以暴露出部分掩膜。之后，利用干法刻蚀工艺去除暴露出的部分掩膜及该部分掩膜下方的半导体衬底部分形成如图2中所示的沟槽21。其中，采用干法刻蚀从半导体衬底上去除部分介质，可避免湿法刻蚀对沟槽内壁的损伤，从而可降低形成的沟槽内壁的粗糙度。

步骤103：对所述沟槽的内壁进行掺杂；

例如，可利用高温(热)扩散和离子注入方式对沟槽的内壁进行掺杂，其中，沟槽内壁可包括沟槽的底部以及沟槽的侧壁，本发明一个或多个实施例以离子注入方式为例，将掺杂离子注入于沟槽的底部以及侧壁，其中，在离子注入之前，为了使施主或受主杂质原子能够进入到晶体中去，首先需要把杂质原子电离成离子(即本发明一个或多个实施例中所述的掺杂离子)，并用强电场加速、让这些离子获得很高的动能，然后再直接轰击晶体、并“挤”进晶体中区，即所谓的“注入”。

步骤104：在所述沟槽中填充隔离介质。

其中，隔离介质例如可以是氧化物，例如，可以通过沉积工艺将氧化物形成于沟槽内，氧化物可以与沟槽口齐平或高于沟槽口。在沟槽中填充了隔离介质后，可通过CMP(Chemical Mechanical Polish，化学机械研磨)方式对形成的氧化物层进行平坦化处理。

本发明一个或多个实施例提供的STI结构的制作方法，对STI结构的沟槽的内壁进行掺杂，在STI结构的沟槽内壁形成空穴，在有高能辐射粒子入射在STI隔离区产生自由电子时，沟槽内壁的空穴可以与这些自由电子复合，使得这些自由电子被抵消，从而增强了半导体器件的抗辐照能力。

在本发明的一个或多个实施例中，在所述半导体衬底上形成沟槽，可包括：

在所述半导体衬底上形成掩膜层；仍以图2所示为例，例如，可以依次在半导体衬底20上生长衬底氧化物层21以及氮化物层22作为掩膜层。

在所述掩膜层上形成开口，以暴露所述半导体衬底20，如图2所示，可形成穿透衬底氧化物层21以及氮化物层22的沟槽23；

在暴露出的半导体衬底上形成所述沟槽。例如，可先在氮化物层22表面涂覆的光刻胶上形成开口，然后通过干法刻蚀氮化物层22、衬底氧化物层21以及半导体衬底20形成沟槽。

在本发明的一个或多个实施例中，所述掩膜层可包括氧化物层以及覆盖在所述氧化物层上的氮化物层，仍以图2所示为例，氧化物层例如为衬底氧化物层21，该氧化物层例如可以是氧化硅，氮化物层22例如可以是氮化硅，基于此，对所述沟槽的内壁进行掺杂，可包括：

以所述氮化物层作为自对准阻挡层，将掺杂离子注入到所述沟槽内壁，此处，沟槽的内壁包括沟槽的底部以及沟槽的两个侧壁，在本实施例中，可以以氮化硅层作为自对准阻挡层，这样可以在STI结构的制作工艺中节省一道光刻步骤，并且在对沟槽内壁进行掺杂时，可将掺杂离子精准注入沟槽内壁。

在本发明的一个或多个实施例中，将所述掺杂离子注入到所述沟槽的内壁，可包括：

将所述掺杂离子垂直向所述沟槽底部注入。例如，以图3所示为例，用经过加速的掺杂离子对准沟槽底部垂直照射(注入)，这样，可使得沟槽的底部以及靠近沟槽底部的侧壁能够快速且精准地实现掺杂，其中，图3中231区域表示经过本次掺杂后形成的掺杂区，图3中箭头所示的方向表示掺杂例子束的方向。

在本发明的一个或多个实施例中，将掺杂离子注入到所述沟槽的内壁，可包括：将所述掺杂离子以预设入射角度倾斜并旋转向所述沟槽注入，其中，所述预设入射角度为掺杂离子束与半导体衬底所在平面之间的角度。例如，以图4所示为例，用经过加速的掺杂离子以预设入射角度对准沟槽内壁的上部并不断旋转照射(注入)，其中，图4中232区域表示经过本次掺杂后形成掺杂区，图4中箭头所示的方向表示离子束的方向。

如图3所示，在垂直将掺杂离子向沟槽底部注入时，只能较好地对沟槽底部以及靠紧沟槽底部(例如图3中所示的231区域)的沟槽侧壁进行掺杂，但对沟槽顶部侧壁(例如图4中所示的232区域)的掺杂效果可能较差，故，在向沟槽上部侧壁注入掺杂离子时，使掺杂离子以一定角度旋转倾斜注入，可使得沟槽内壁的掺杂均匀。

在本发明的一个或多个实施例中，所述预设入射角度不大于45°，例如，在以预设入射角度向上述沟槽侧壁上部倾斜并旋转注入掺杂离子时，可不断调整该入射角度，以便将掺杂离子更加均匀的注入沟槽侧壁上部。

在本发明的一个或多个实施例中，所述掺杂离子是P型离子，例如，BF

在本发明的一个或多个实施例中，上述STI结构的制作方法还可包括：

在对所述沟槽的内壁进行掺杂之后以及在所述沟槽中填充隔离介质之前，在所述沟槽的内壁生长氧化物层，例如，可在沟槽底部生长线型氧化物，如图5所示，在沟槽23的内壁生长的氧化物层24与之前在衬底上生长的氧化物层21相连接，可在整个STI结构表面形成一层氧化物层。在沟槽21底部生长氧化物层24之后，还可以以氧化物作为隔离介质，填充至沟槽内，仍以图5为例，在沟槽23中内壁生成氧化物层之后，可通过上文中列举的多种沉积工艺中的一种在氮化物层以及沟槽之上沉积一层氧化物25，该氧化物可以为氧化硅，再通过CMP的方式对该层氧化物25进行平坦化处理，从而可在将该氧化物25填充在沟槽23内的同时，在STI结构整体形成一层保护层，如图3所示，该保护层上对应于沟槽23的位置，可形成与沟槽形状对应的凹槽结构。

为了便于对本发明一个或多个实施例的STI结构的制作方法的理解，以下结合图2至图5所示的STI结构，以一个例子，对该方法进行示例性说明，在该例子中，STI结构的制作方法可包括如下处理：

提供半导体衬底，在半导体衬底上依次生成衬底氧化物层以及氮化硅层；

在氮化硅层上涂覆光刻胶；

通过光刻方式在氮化硅层上的光刻胶上形成开口；

通过干法刻蚀在氮化硅层、衬底氧化物层以及半导体衬底上形成STI结构的沟槽；

去除光刻胶；

以氮化硅层作为自对准阻挡层，将P型离子垂直对准沟槽，注入沟槽的底部及沟槽的侧壁，以对沟槽的底部及侧壁进行掺杂；

将P型离子以45°角对准沟槽侧壁的上部，将P型离子旋转注入沟槽侧壁的上部，以对沟槽侧壁的上部进行掺杂；

在沟槽底部生长线型氧化物，再以氧化物对沟槽进行填充；

对填充的氧化物表面进行CMP，以对氧化物表面进行平坦化处理。

通过上述过程可见，本发明一个或多个实施例的STI结构的制作方法的工艺与现有COMS主流工艺兼容，工艺较为简单。

本发明一个或多个实施例还提供了一种STI结构，仍以图5所示的STI结构为例，如图5所示，该STI结构包括：

半导体衬底20；

沟槽23，形成在所述半导体衬底20上，其中，所述沟槽23的内壁被掺杂；

隔离介质25，填充在所述沟槽23中。

本发明一个或多个实施例提供的STI结构，该STI结构的沟槽的内壁进行了掺杂，沟槽内壁形成空穴，在有高能辐射粒子入射在STI隔离区产生自由电子时，沟槽内壁的空穴可以与这些自由电子复合，使得这些自由电子被抵消，从而增强了半导体器件的抗辐照能力。

在本发明的一个或多个实施例中，所述掺杂离子为P型离子，例如P+离子。

在本发明的一个或多个实施例中，仍以图5所示的STI结构为例，在附着于半导体衬底20表面的氧化物层21之上，还附着有一层氮化物层22，其中，氧化物层21例如可以是氧化硅，氮化物层22例如可以是氮化硅。

在本发明的一个或多个实施例中，所述沟槽的内壁附着有氧化物层，仍以图5所示的STI结构为例，如图5所示，沟槽23内壁可附着有一层线型氧化物24，该线型氧化物例如可以是氧化硅，该层线型氧化物24与附着于衬底表面的氧化物层21形成附着于半导体衬底之上完整的一层氧化物层。

在本发明的一个或多个实施例中，STI结构的沟槽中的隔离介质可以是氧化物，例如氧化硅，仍以图5所示的STI结构为例，该隔离介质可覆盖于氮化物层22的表面，从而在氮化物层22的表面以及沟槽23上形成一层氧化物保护层25。

本发明的一个或多个实施例还提供了一种半导体器件，该半导体器件可包括上述任意一种STI结构，该半导体器件例如可以是一种CMOS器件，例如，该CMOS器件中可至少包括一个上述STI结构。

需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个......”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

本说明书中的各个实施例均采用相关的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。

尤其，对于装置实施例而言，由于其基本相似于方法实施例，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。

为了描述的方便，描述以上装置是以功能分为各种单元/模块分别描述。当然，在实施本发明时可以把各单元/模块的功能在同一个或多个软件和/或硬件中实现。

本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的程序可存储于一计算机可读取存储介质中，该程序在执行时，可包括如上述各方法的实施例的流程。其中，所述的存储介质可为磁碟、光盘、只读存储记忆体(Read-Only Memory，ROM)或随机存储记忆体(Random AccessMemory，RAM)等。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。