垂直半导体装置及用于制造垂直半导体装置的方法

摘要

垂直半导体装置及用于制造垂直半导体装置的方法可以包括：在下部结构上方形成介电层和牺牲层的交替层叠物；通过蚀刻交替层叠物形成开口；在形成有开口的交替层叠物上形成非共形的阻挡层；将沉积抑制剂吸附在阻挡层的表面上，以将非共形的阻挡层转换为上面吸附有沉积抑制剂的共形的阻挡层；以及在共形的阻挡层上形成电荷储存层。

说明书

技术领域

实施方式涉及一种半导体装置，更具体地，涉及一种垂直半导体装置及用于制造该垂直半导体装置的方法。

背景技术

半导体装置可以包括具有多个存储器单元的存储器单元阵列。存储器单元阵列可以包括以各种结构布置的存储器单元。为了提高半导体装置的集成度，可以在基板上以三维布置存储器单元。

发明内容

本发明的示例性实施方式涉及能够提高可靠性的垂直半导体装置及用于制造该垂直半导体装置的方法。

根据实施方式，一种用于制造垂直半导体装置的方法可以包括：在下部结构上方形成介电层和牺牲层的交替层叠物；通过蚀刻交替层叠物来形成开口；在形成有开口的交替层叠物上形成非共形的阻挡层；将沉积抑制剂吸附在阻挡层的表面上，以将非共形的阻挡层转换为上面吸附有沉积抑制剂的共形的阻挡层；以及在共形的阻挡层上形成电荷储存层。

根据实施方式，一种用于制造垂直半导体装置的方法可以包括：在下部结构上方形成介电层和牺牲层的交替层叠物；通过蚀刻交替层叠物形成开口；在形成有开口的交替层叠物上形成非共形的阻挡层；将第一沉积抑制剂吸附在阻挡层的表面上，以将非共形的阻挡层转换为共形的阻挡层；在上面吸附有第一沉积抑制剂的共形的阻挡层上形成电荷储存层；以及将第二沉积抑制剂吸附在电荷储存层的表面上。

根据实施方式，垂直半导体装置可以包括：下部结构；形成于下部结构上方的介电层和栅电极的交替层叠物；贯穿交替层叠物的开口；形成在开口的侧壁上的阻挡层；形成在阻挡层的侧壁上形成的电荷储存层；以及形成于阻挡层和电荷储存层之间的界面处的吸附层。

附图说明

图1是例示根据实施方式的半导体装置的截面图。

图2A至图2G是例示根据实施方式的用于制造半导体装置的方法的截面图。

图3是例示根据实施方式的垂直半导体装置的截面图。

图4A至图4K是例示根据实施方式的用于制造垂直半导体装置的方法的截面图。

图5A和图5B是例示根据实施方式的用于制造垂直半导体装置的方法的截面图。

图6是例示根据实施方式的用于制造垂直半导体装置的方法的截面图。

具体实施方式

参照代表本教导的示意图的截面图、平面图和框图来描述本文描述的各种示例和实施方式。因此，图示的形状可以通过制造技术和/或公差而修改。因此，本教导的实施方式不限于所示的特定形式，而是还包括根据制造工艺产生的形状变化。图中例示的区域具有示意性属性，并且图中例示的区域的形状旨在例示元件的区域的具体类型，并非旨在限制本教导的范围。

图1是例示根据实施方式的半导体装置100的截面图。

参照图1，半导体装置100可以包括基板101、位于基板101上的模具层102、形成于模具层102中的开口103以及填充开口103的间隙填充结构108。间隙填充结构108可以包括形成于开口103的侧壁上的第一衬垫层104、形成于第一衬垫层104的侧壁上的第二衬垫层105、以及在第二衬垫层105上填充开口103的填充物106。间隙填充结构108还可以包括形成在第一衬垫层104和第二衬垫层105之间的界面处的吸附层107。

吸附层107可以位于开口103的上部侧壁和上角部处。吸附层107可以包括诱导第一衬垫层104和第二衬垫层105的共形沉积的材料。吸附层107可以包括沉积抑制剂。沉积抑制剂可以包括氟。沉积抑制剂可以包括除氟之外的Cl、N

第一衬垫层104可以包括氧化物，并且第二衬垫层105可以包括氮化物。第一衬垫层104可以包括氧化硅，并且第二衬垫层105可以包括氮化硅。吸附层107可以包括氟吸附的氧化物或氟吸附的氮化物。吸附层107可以包括氟吸附的氧化硅或氟吸附的氮化硅。

在本实施方式中，当第一衬垫层104和第二衬垫层105分别包括氧化硅和氮化硅时，吸附层107可以包括氟吸附的氧化硅。这里，吸附层107可以诱导作为第二衬垫层105的氮化硅的共形沉积。

在一些实施方式中，当第一衬垫层104和第二衬垫层105分别包括氮化硅和氧化硅时，吸附层107可以包括氟吸附的氮化硅。这里，吸附层107可以诱导作为第二衬垫层105的氧化硅的共形沉积。

间隙填充结构108的填充物106可以包括氧化物、硅层、高k材料、或其组合。填充物106可以包括氧化硅、多晶硅层、氧化铝、或其组合。

模具层102可以包括介电材料、导电材料或其组合。模具层102可以包括氧化物、氮化物、金属、金属氮化物、金属硅化物、金属碳化物、非晶硅、多晶硅、非晶碳、氮氧化硅、或其组合。

图2A至图2G是例示根据实施方式的用于制造半导体装置的方法的截面图。

如图2A所示，可以在基板101上形成模具层102。基板101可以是适于半导体处理的材料。基板101可以包括半导体基板。例如，基板101可以包括硅基板、单晶硅基板、多晶硅基板、非晶硅基板、硅锗基板、单晶硅锗基板、多晶硅锗基板、碳掺杂的硅基板、其组合或其多层。基板101可以包括诸如锗之类的另一半导体材料。基板101可以包括III/V族半导体基板，例如，诸如砷化镓(GaAs)之类的化合物半导体基板。基板101可以包括绝缘体上硅(SOI)基板。

模具层102可以包括介电材料、导电材料或其组合。模具层102可以包括氧化物、氮化物、金属、金属氮化物、金属硅化物、金属碳化物、非晶硅、多晶硅、非晶碳、氮氧化硅或其组合。

随后，可以形成开口103。可以在模具层102中形成开口103。可以使用掩模(未示出)蚀刻模具层102的一部分以形成开口103。开口103的底部可以暴露出基板101的表面。开口103可以包括垂直孔。可以排列多个开口103。多个开口103可以以Z字形图案布置。多个开口103可以具有均匀尺寸。每个开口103可以被称为“接触孔”，“通孔”或“垂直孔”。

开口103的侧壁可以具有垂直轮廓。在一些实施方式中，开口103的侧壁可以具有倾斜轮廓。

如图2B所示，可以形成第一衬垫层104A。第一衬垫层104A可以是非共形地形成的。换句话说，由于开口103的高纵横比，第一衬垫层104A可能具有差的台阶覆盖。

第一衬垫层104A可以具有不同的厚度，即，形成在开口103的侧壁和底部上的第一厚度T1和形成在开口103的上角部处的第二厚度T2。例如，第二厚度T2可以大于第一厚度T1。由于厚度差，可以在开口103的上角部处形成悬垂形状104M。

如图2C所示，可以执行表面处理111。表面处理111可以包括等离子体处理。表面处理111可以转换第一衬垫层104A的表面轮廓。例如，表面处理111可以将第一衬垫层104A的非共形表面转换为共形表面。共形表面可以指沿着下部轮廓具有均匀厚度。

表面处理111可以包括蚀刻物质111E。蚀刻物质111E可以包括能够部分地蚀刻第一衬垫层104A的表面的材料。蚀刻物质111E可以包括氟(F)。表面处理111可以包括NF

如上所述，可以通过使用氟等离子体的表面处理111在开口103的上角部处蚀刻第一衬垫层104A。另外，可以在开口103的中部和底部蚀刻第一衬垫层104A。此时，可以主要在开口103的上角部处蚀刻第一衬垫层104A，并且因此可以去除悬垂形状104M。

结果，可以通过表面处理111形成具有均匀厚度的第一衬垫层104。

在表面处理111期间使用的氟等离子体中的氟可以被吸附在第一衬垫层104的表面上。氟吸附层107可以部分地形成在第一衬垫层104的表面上。氟吸附层107可以在后续工艺中用作沉积抑制剂。

如图2D和图2E所示，可以在第一衬垫层104上形成第二衬垫层105A。图2D例示了第二衬垫层105A的初始沉积状态，并且图2E例示了第二衬垫层105A的沉积完成之后的状态。

参照图2D和图2E，在初始沉积工艺期间，第二衬垫层105A可以在开口103的中部和底部处沉积在第一衬垫层104上。在沉积工艺继续的同时，第二衬垫层105A可以沉积在第一衬垫层104和氟吸附层107上以覆盖开口103的上角部。

在完成第二衬垫层105A的沉积之后，第二衬垫层105A可以被共形地沉积而没有悬垂形状。因为沉积被氟吸附层107部分抑制，所以可以执行第二衬垫层105A的共形沉积工艺。例如，第二衬垫层105A在开口103的上角部处的沉积速率可以小于其它部分。换句话说，第二衬垫层105A在开口103的中部和底部的沉积速率可以大于开口103的上角部。

如上所述，因为在第二衬垫层105A的沉积工艺期间通过氟吸附层107抑制了沉积，所以第二衬垫层105A可以被共形地沉积为具有均匀厚度而没有悬垂形状。

如图2F所示，可以切割第二衬垫层105A的底部。结果，可以保留具有间隔物形状的第二衬垫层105。

连续地，第一衬垫层104可以被蚀刻。因此，基板101的表面可以被暴露出来，并且第一衬垫层104可以保留为位于开口103的侧壁上。

氟吸附层107可以在开口103的上角部或上部侧壁处位于第一衬垫层104和第二衬垫层105之间。氟吸附层107可以不位于开口103的中部侧壁和底部侧壁。

如图2G所示，可以形成填充物106以填充开口103。填充物106可以在第二衬垫层105上完全填充开口103。

为了形成填充物106，可以执行填充材料的沉积和平坦化以在第二衬垫层105上填充开口103。

填充物106可以包括氧化物、硅层、高k材料、或其组合。填充物106可以包括氧化硅、多晶硅层、氧化铝、或其组合。

根据上述实施方式，通过表面处理111能够改进第一衬垫层104和第二衬垫层105的台阶覆盖。

图3是例示根据实施方式的垂直半导体装置200的截面图。

参照图3，垂直半导体装置200可以包括下部结构201、其中介电层202和栅电极203交替层叠的交替层叠物201M以及贯穿交替层叠物201M的柱结构211。柱结构211可以具有填充贯穿交替层叠物201M的开口204的柱形状。每个栅电极203可以具有围绕柱结构211的外壁的形状。

柱结构211可以包括阻挡层205、电荷储存层207、隧道介电层208、沟道层209和芯介电层210。柱结构211还可以包括形成于阻挡层205和电荷储存层207之间的界面处的吸附层206。阻挡层205可以包括氧化物，并且电荷储存层207可以包括氮化物。隧道介电层208可以包括氧化物，并且沟道层209可以包括硅层。芯介电层210可以包括氧化物。

吸附层206可以包括诱导阻挡层205和电荷储存层207的共形沉积的材料。吸附层206可以包括沉积抑制剂。沉积抑制剂可以包括氟。吸附层206可以包括氟吸附的氧化物或氟吸附的氮化物。吸附层206可以包括氟吸附的氧化硅或氟吸附的氮化硅。

在本实施方式中，当阻挡层205和电荷储存层207分别包括氧化硅和氮化硅时，吸附层206可以包括氟吸附的氧化硅。这里，吸附层206可以诱导作为电荷储存层207的氮化硅的共形沉积。

图4A至图4K是例示根据实施方式的用于制造垂直半导体装置的方法的截面图。

如图4A所示，可以在包括基板11的下部结构上方形成交替层叠物11M。基板11可以是适于半导体处理的材料。基板11可以包括半导体基板。例如，基板11可以包括硅基板、单晶硅基板、多晶硅基板、非晶硅基板、硅锗基板、单晶硅锗基板、多晶硅锗基板、碳掺杂的硅基板、其组合或其多层。基板11可以包括诸如锗之类的另一半导体材料。基板11可以包括III/V族半导体基板，例如，诸如砷化镓(GaAs)之类的化合物半导体基板。基板11可以包括绝缘体上硅(SOI)基板。

交替层叠物11M可以包括顺序形成的第一材料层和第二材料层。第一材料层可以包括第一材料，并且第二材料层可以包括第二材料。第一材料和第二材料可以彼此不同。第一材料层和第二材料层可以分别包括介电层12和牺牲层13。介电层12可以包括介电材料，并且牺牲层13可以包括牺牲材料。在本文中，“牺牲材料”可以是指要在后续工艺中去除的材料。介电层12可以包括氧化硅、氮化硅、氮氧化硅、旋涂介电材料、介电金属氧化物、硅酸盐和介电金属氮氧化物中的至少一种介电材料。

牺牲层13可以包括相对于介电层12可以被选择性地去除的牺牲材料。牺牲层13可以相对于介电层12被选择性地去除。牺牲层的去除速率与介电层12的去除速率之比可以称为牺牲层13相对于介电层12的去除工艺的选择性。

牺牲层13可以包括介电材料。牺牲层13可以在后续的工艺中用导电材料替换。例如，牺牲层13可以被垂直NAND装置的栅电极或字线替换。牺牲层13可以包括氮化硅、非晶硅或多晶硅。在一些实施方式中，牺牲层13可以包括氮化硅。

在本实施方式中，介电层12可以包括氧化硅，并且牺牲层13可以包括氮化硅。

可以通过化学气相沉积(CVD)或原子层沉积(ALD)来沉积介电层12。可以通过CVD或ALD来沉积牺牲层13。

交替层叠物11M的最下层和最上层可以是介电层12。介电层12和牺牲层13可以具有相同的厚度。

随后，可以在交替层叠物11M中形成开口14。可以使用掩模(未示出)蚀刻交替层叠物11M的一部分以形成开口14。开口14的底部可以暴露出基板11的表面。开口14可以包括垂直孔。可以排列多个开口14。多个开口14可以以Z字布置。多个开口14可以具有均匀尺寸。

开口14的侧壁可以具有垂直轮廓。在一些实施方式中，开口14的侧壁可以具有倾斜轮廓。

如图4B所示，可以形成阻挡层15A。阻挡层15A可以被非共形地形成。换句话说，由于开口14的高纵横比，阻挡层15A可能具有差的台阶覆盖。

阻挡层15A可以具有不同的厚度，即，形成在开口14的侧壁和底部上的第一厚度T1和形成在开口14的上角部处的第二厚度T2。例如，第二厚度T2可以大于第一厚度T1。由于厚度差，可以在开口14的上角部处形成悬垂形状15M。

阻挡层15A可以包括氧化硅。在一些实施方式中，阻挡层15A可以包括氧化铝(Al

可以使用硅源材料和含氧气体来沉积作为阻挡层15A的氧化硅。作为硅源材料，可以使用SiH

可以通过沉积氮化硅然后对氮化硅进行氧化来形成作为阻挡层15A的氧化硅。例如，可以使用硅源材料和NH

在一些实施方式中，可以通过ALD沉积作为阻挡层15A的氧化硅。可以使用硅源材料和含氧气体对氧化硅执行ALD。作为含氧气体，可以使用H

如图4C所示，可以执行表面处理16。表面处理16可以包括等离子体处理。表面处理16可以转换阻挡层15A的表面轮廓。例如，表面处理16可以共形地转换阻挡层15A的表面。

表面处理16可以包括蚀刻物质16E。蚀刻物质16E可以包括能够部分地蚀刻阻挡层15A的表面的材料。蚀刻物质16E可以包括氟(F)。表面处理16可以包括NF

如上所述，可以通过使用氟等离子体的表面处理16在开口14的上角部或上部侧壁处蚀刻阻挡层15A。另外，可以在开口14的中部和底部中蚀刻阻挡层15A。此时，可以主要在开口14的上角部处蚀刻阻挡层15A，因此可以去除悬垂形状15M。

结果，可以通过表面处理16形成具有均匀厚度的阻挡层15。

在表面处理16期间使用的氟等离子体中的氟可以被吸附在阻挡层15的表面上。可以在阻挡层15的表面上部分地形成氟吸附层16D。氟吸附层16D可以在后续工艺中用作沉积抑制剂。沉积抑制剂可以称为“表面保护剂”。沉积抑制剂可以包括除氟之外的Cl、N

如图4D和图4E所示，可以在阻挡层15和吸附层16D上形成电荷储存层17A。可以在阻挡层15的表面上形成电荷储存层17A。可以通过氟吸附层16D抑制电荷储存层17A的沉积。例如，电荷储存层17A可以不沉积在开口14的上角部处，而可以沉积在开口14的中部和底部。

电荷储存层17A也可以通过连续沉积电荷储存层17A而形成在氟吸附层16D上。因此，可以共形地沉积电荷储存层17A而没有悬垂形状。

如上所述，因为在电荷储存层17A的沉积工艺期间通过氟吸附层16D抑制了沉积，因此电荷储存层17A可以被共形地沉积为具有均匀厚度而没有悬垂形状。

结果，由于执行了表面处理16，可以改进阻挡层15和电荷储存层17A二者的台阶覆盖。

如图4F所示，可以切割电荷储存层17A的底部。因此，可以形成具有间隔物形状的电荷储存层17。

连续地，可以切割阻挡层15的底部。可以在开口14的侧壁上形成阻挡层15和电荷储存层17。

如图4G所示，可以在电荷储存层17上形成隧道介电层18。隧道介电层18可以包括氧化硅。

沟道层19可以形成在隧道介电层18上，并且芯介电层20可以形成在沟道层19上。

通过上述一系列沉积工艺，可以用阻挡层15、电荷储存层17、隧道介电层18、沟道层19和芯介电层20填充开口14。

沟道层19可以包括硅层。沟道层19可以包括掺杂硅层。芯介电层20可以包括氧化硅。为了形成沟道层19和芯介电层20，可以顺序形成硅层和氧化硅，然后进行平坦化。沟道层19可以具有圆柱形状，并且芯介电层20可以具有填充沟道层19的圆柱体的柱形状。

如图4H所示，芯介电层20、沟道层19和隧道介电层18可以被平坦化。因此，可以在开口14中形成柱结构21。柱结构21可以包括形成在开口14的侧壁上的阻挡层15、形成在阻挡层15的侧壁上的电荷储存层17、形成在电荷储存层17的侧壁上的隧道介电层18、形成在隧道介电层18的侧壁上的沟道层19、以及形成在沟道层19的侧壁上的芯介电层20。

如图4I所示，可以形成狭缝22。为了形成狭缝22，可以蚀刻交替层叠物11M的一部分。从顶视图看，狭缝22可以具有在一个方向上延伸的线形状。

如图4J所示，可以选择性地去除牺牲层13。因此，可以在介电层12之间形成水平凹陷23。水平凹陷23可以部分地暴露出柱结构21的外壁。

如图4K所示，可以形成栅电极24以填充水平凹陷23。栅电极24可以包括低电阻材料。栅电极24可以包括金属基材料。栅电极24可以包括金属、金属硅化物、金属氮化物、或其组合。例如，金属可以包括镍、钴、铂、钛、钽或钨。金属硅化物可以包括硅化镍、硅化钴、硅化铂、硅化钛、硅化钽或硅化钨。栅电极24还可以包括屏障材料(未示出)。屏障材料可以包括金属氮化物。例如，屏障材料可以包括氮化钛(TiN)。

在一些实施方式中，可以在沉积电荷储存层17A之后执行表面处理16。

在一些实施方式中，可以在阻挡层15A的沉积工艺、电荷储存层17A的沉积工艺、隧道介电层18的沉积工艺和沟道层19的沉积工艺中的至少一个工艺之后施加表面处理16。

在一些实施方式中，可以在顺序地沉积阻挡层15A和电荷储存层17A之后，在电荷储存层17A的表面上选择性地执行表面处理16。在这种情况下，在沉积阻挡层15A之后可以不执行表面处理16。

图5A和图5B是例示根据实施方式的用于制造垂直半导体装置的方法的截面图。

可以通过图4A至图4E所示的方法共形地形成电荷储存层17A。可以在电荷储存层17A与阻挡层15之间形成氟吸附层16D。

随后，如图5A中所示，可以再次执行表面处理16。表面处理16可以包括等离子体处理。表面处理16可以转换电荷储存层17A的表面轮廓。例如，表面处理16可以共形地转换电荷储存层17A的表面。

表面处理16可以包括蚀刻物质16E。蚀刻物质16E可以包括能够部分地蚀刻电荷储存层17A的表面的材料。蚀刻物质16E可以包括氟(F)。表面处理16可以包括NF

如上所述，可以通过使用氟等离子体的表面处理16在开口14的上角部或上部侧壁处蚀刻电荷储存层17A。另外，可以在开口14的中部和底部蚀刻电荷储存层17A。此时，可以主要在开口14的上角部处蚀刻电荷储存层17A。

结果，可以通过表面处理16形成具有均匀厚度的电荷储存层17A。

在表面处理16期间使用的氟等离子体中的氟可以被吸附在电荷储存层17A的表面上。可以在电荷储存层17A的表面上部分地形成氟吸附层16D'。氟吸附层16D'可以保留以在后续工艺中作为沉积抑制剂。沉积抑制剂可以称为“表面保护剂”。沉积抑制剂可以包括除氟之外的Cl、N

氟吸附层16D'可以是氟吸附的氮化硅。氟吸附层16D'可以是氟吸附的氧化硅。

随后，执行图4G至图4J所示的一系列工艺。例如，在切割已经形成有氟吸附层16D'的电荷储存层17A之后，可以切割阻挡层15。连续地，可以顺序地沉积隧道介电层18、沟道层19和芯介电层20。

因此，如图5B中所示，可以形成柱结构21'以填充开口14。柱结构21'可以包括形成在开口14的侧壁上的阻挡层15、形成在阻挡层15的侧壁上的电荷储存层17、形成在电荷储存层17的侧壁上的隧道介电层18、形成在隧道介电层18的侧壁上的沟道层19、以及形成在沟道层19的侧壁上的芯介电层20。柱结构21'还可以包括氟吸附层16D和16D'。氟吸附层16D可以位于阻挡层15与电荷储存层17之间。氟吸附层16D'可以位于电荷储存层17与隧道介电层18之间。

通过氟吸附层16D'，隧道介电层18可以被共形地沉积为具有均匀厚度而没有悬垂形状。因此，由于表面处理16被执行两次，所以可以改进阻挡层15、电荷储存层17和隧道介电层18的全部的台阶覆盖。

随后，可以形成图4K所示的栅电极。

图6是例示根据实施方式的用于制造垂直半导体装置的方法的截面图。图6例示了具有倾斜侧壁的开口14，以及图4B的阻挡层15A的表面处理16的另一示例。

参照图6，可以执行表面处理16。表面处理16可以包括等离子体处理。表面处理16可以转换阻挡层15A的表面轮廓。例如，表面处理16可以共形地转换阻挡层15A的表面。

表面处理16可以包括蚀刻物质16E。蚀刻物质16E可以包括能够部分地蚀刻阻挡层15A的表面的材料。蚀刻物质16E可以包括氟(F)。表面处理16可以包括NF

如上所述，可以通过使用氟等离子体的表面处理16在开口14的上角部或侧壁处蚀刻阻挡层15A。另外，可以在开口14的中部和底部中蚀刻阻挡层15A。此时，可以主要在开口14的上角部处蚀刻阻挡层15A，因此可以去除悬垂形状15M。

结果，可以通过表面处理16形成具有均匀厚度的阻挡层15。

在表面处理16期间使用的氟等离子体中的氟可以被吸附在阻挡层15的表面上。可以在阻挡层15的表面上部分地形成氟吸附层16D。氟吸附层16D可以在后续工艺中用作沉积抑制剂。沉积抑制剂可以称为“表面保护剂”。沉积抑制剂可以包括除氟之外的Cl、N

根据上述实施方式，形成阻挡层15、电荷储存层17和隧道介电层18的层叠物的工艺可以称为“ONO工艺”。

作为比较例，当执行ONO工艺以热原子层沉积(ALD)的方式沉积层时，它可能会暴露在630℃或更高的高温下。归因于这样的高温工艺的微小化学气相沉积(CVD)反应导致其中执行了非共形沉积的台阶覆盖劣化。换句话说，因为开口14的上侧被沉积为比开口14的下侧相对更厚，所以台阶覆盖会劣化。

根据本实施方式，为了改进ONO工艺的台阶覆盖，可以在沉积电荷储存层17A之前执行表面处理16以同时实现蚀刻效果和沉积抑制效果。表面处理16可以使用NF

另外，因为在初始沉积阶段由于氟吸附层16D而未沉积电荷储存层17的上侧，所以可以改进阻挡层和电荷储存层二者的台阶覆盖。

根据一些实施方式，执行包括蚀刻物质和沉积抑制剂的表面处理，从而间隙填充具有高纵横比的开口。

根据一些实施方式，当形成氧化物-氮化物-氧化物(ONO)层叠物时，执行包括蚀刻物质和沉积抑制剂的表面处理，从而改进了ONO层叠物的台阶覆盖。

虽然已经相对于有限数量的可能实施方式描述了本教导，但是应当注意，所呈现的实施方式用于描述而不是限制本教导。此外，应当注意，不脱离由所附权利要求限定的本教导的范围的情况下，本领域技术人员可以通过替代、改变和变型以各种方式来实现本教导。

相关申请的交叉引用

本申请要求于2019年7月26日提交的韩国专利申请No.10-2019-0091116的优先权，其全部内容通过引用合并于此。