改善铜互连工艺中铜丘的方法

摘要

本发明涉及改善铜互连工艺中铜丘的方法，涉及半导体集成电路制造技术，在铜互连工艺中，通过在形成铜的保护膜层工艺前添加快速热处理工艺以及第二次平坦化工艺，既能提前释放出铜丘，又能使释放出的铜丘被消除，而避免保护膜层的形成工艺引起铜丘的出现而造成严重的产品可靠性问题，且工艺简单，对原工艺无影响，成本低，易于实现。

说明书

技术领域

本发明涉及半导体集成电路制造技术，尤其涉及一种改善铜互连工艺中铜丘的方法。

背景技术

在半导体集成电路的制造过程中，常采用铜通孔(via)或铜金属层(metal)实现半导体器件中各部分之间的互连。

图1为示例性的包括铜通孔以及铜金属层的半导体器件的局部示意图，如图1所示，在硅衬底100中形成有通孔，通孔中填充有铜而形成铜通孔110，以实现导电功能，另在介电层上形成有金属层120，金属层120可通过通孔与其它层的金属层实现电连接。图1仅为示例性的展示铜通孔以及铜金属层中的铜丘的问题，而并非实际产品如图1所示，图1也不能用来限定各层以及各结构之间的相对位置关系。

在现有工艺中，通常在形成铜通孔和铜金属层后在其上形成一层保护膜层130，该保护膜层130起到隔离和保护铜通孔和铜金属层中的铜的作用，以避免例如铜扩散。然后由于保护膜层130通常在一定温度如300摄氏度到400摄氏度下形成，该温度会使铜表面形成凹凸不平的铜丘140突起，导致保护膜层130覆盖不好，可参阅图2，图2为现有技术中形成保护膜层后的示意图，如图2所示，保护膜层130被劈裂或者被铜丘140穿破形成穿孔150。更进一步的，如图3所示的现有技术中铜通过保护膜层穿孔扩散出来的示意图，如图3所示，保护膜层130被劈裂或者被铜丘140穿破形成穿孔150后，在后续工艺中铜通过穿孔150扩散出来，甚至使铜通孔和铜金属层本身形成孔洞，造成严重的产品可靠性问题。

发明内容

本发明在于提供一种改善铜互连工艺中铜丘的方法，包括：S1：形成半导体器件的用于形成铜互连结构的凹槽，并凹槽的周围填充有介质层；S2：形成铜层，铜层填充凹槽，并覆盖介质层的表面；S3：进行第一次平坦化工艺，将凹槽外的铜去除；S4：进行快速热处理工艺，使铜的表面形成铜丘；S5：进行第二次平坦化工艺，将铜丘去除，形成铜互连结构；以及S6：在铜互连结构上形成一层保护膜层。

更进一步的，所述凹槽为用于形成铜通孔的凹槽。

更进一步的，所述凹槽为用于形成铜金属层的凹槽。

更进一步的，在步骤S2之间还包括在凹槽的表面首先形成阻挡层，然后形成晶种层。

更进一步的，所述第一次平坦化工艺和所述第二次平坦化工艺共同使得介质层的厚度满足工艺的需求。

更进一步的，所述第一次平坦化工艺的时间大于所述第二次平坦化工艺的时间。

更进一步的，所述第二次平坦化工艺的时间为10s至30s之间。

更进一步的，步骤S4中的快速热处理工艺的温度大于步骤S6中的所述保护膜层形成工艺的温度。

更进一步的，步骤S6中的所述保护膜层形成工艺的温度为350摄氏度，步骤S4中的所述快速热处理工艺的温度为400摄氏度。

更进一步的，所述凹槽为硅通孔。

在铜互连工艺中，通过在形成铜的保护膜层工艺前添加快速热处理工艺以及第二次平坦化工艺，既能提前释放出铜丘，又能使释放出的铜丘被消除，而避免保护膜层的形成工艺引起铜丘的出现而造成严重的产品可靠性问题，且工艺简单，对原工艺无影响，成本低，易于实现。

附图说明

图1为典型的包括铜通孔以及铜金属层的半导体器件的局部示意图。

图2为现有技术中形成保护膜层后的示意图。

图3为现有技术中铜通过保护膜层穿孔扩散出来的示意图。

图4a至图4f为本发明一实施例的形成铜通孔的过程示意图。

图5为本发明一实施例的形成保护膜层后的示意图。

图6为本发明一实施例的铜通过保护膜层穿孔扩散出来的示意图。

具体实施方式

下面将结合附图，对本发明中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本发明保护的范围。

应当理解，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大，自始至终相同附图标记表示相同的元件。应当明白，当元件或层被称为“在…上”、“与…相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在…上”、“与…直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。

空间关系术语例如“在…下”、“在…下面”、“下面的”、“在…之下”、“在…之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在…下面”和“在…下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。

在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。

本发明一实施例中，在于提供一种改善铜互连工艺中铜丘的方法，包括：S1：形成半导体器件的用于形成铜互连结构的凹槽，并凹槽的周围填充有介质层；S2：形成铜层，铜层填充凹槽，并覆盖介质层的表面；S3：进行第一次平坦化工艺，将凹槽外的铜去除；S4：进行快速热处理工艺，使铜的表面形成铜丘；S5：进行第二次平坦化工艺，将铜丘去除，形成铜互连结构；以及S6：在铜互连结构上形成一层保护膜层。

具体的，请参阅图4a至图4f，图4a至图4f为本发明一实施例的形成铜通孔的过程示意图。并请参阅图5和图6，图5为本发明一实施例的形成保护膜层后的示意图，图6为本发明一实施例的铜通过保护膜层穿孔扩散出来的示意图。本发明一实施例的改善铜互连工艺中铜丘的方法，包括：

S1：形成半导体器件的用于形成铜互连结构的凹槽210，并凹槽210的周围填充有介质层220；

如图4a所示，以形成铜通孔为例，在半导体衬底200及其上的介质层220中形成凹槽210。如图4a以形成铜通孔为例，当然上述的凹槽210也可为用于形成铜金属层的凹槽。

S2：形成铜层213，铜层213填充凹槽210，并覆盖介质层220的表面；

如图4a所示，更具体的还包括在凹槽210的表面首先形成阻挡层211，然后形成晶种层212，然后如图4b所示再形成铜层213，铜层213填充凹槽210，并覆盖介质层220的表面。

S3：进行第一次平坦化工艺，将凹槽210外的铜去除；

如图4c所示，第一次平坦化工艺后仅保留凹槽210内的铜。

S4：进行快速热处理工艺，使铜的表面形成铜丘240；

如图4d所示，在快速热处理工艺的热的作用下，表面铜晶粒经过再结晶长大形成铜丘240。也即该快速热处理工艺将凹槽210内的铜的铜丘释放出来。

S5：如图4e所示，进行第二次平坦化工艺，将铜丘240去除，形成铜互连结构250；

在一实施例中，所述第一次平坦化工艺和所述第二次平坦化工艺共同使得介质层220的厚度满足工艺的需求。

在一实施例中，所述第一次平坦化工艺的时间大于所述第二次平坦化工艺的时间。具体的，所述第二次平坦化工艺的时间为10s至30s之间，如20s。

S6：如图4f所示，在铜互连结构250上形成一层保护膜层230。

在一实施例中，所述保护膜层230为SIN/TEOS保护层。

因在步骤S4的快速热处理工艺的热作用下将凹槽210内的铜的铜丘提前释放出来，再经步骤S5的第二次平坦化工艺磨平，这样可以将铜丘提前释放出并消除掉，大大减小后续保护膜层230形成工艺中的热所造成的铜丘的严重程度，甚至可完全避免铜丘的出现，如图4f所示，仅形成非常微小的铜丘260，该微小的铜丘260大大降低保了保护膜层230被劈裂或者穿破的可能，如图5所示，相较于图2，保护膜层被劈裂或者被铜丘穿破形成穿孔的数量大大降低，即使有穿孔，穿孔的面积也大大减小，因此保护膜层230可起到很好的隔离和保护铜的作用，进而防止后续工艺中铜通过保护膜层230扩散出来的风险，提高芯片可靠性，如图6所示，相较于图3，基本无铜扩散出来，因此通过在形成保护膜层工艺前添加步骤S4的快速热处理工艺以及步骤S5的第二次平坦化工艺，既能提前释放出铜丘，又能使释放出的铜丘被消除，而避免保护膜层的形成工艺引起铜丘的出现而造成严重的产品可靠性问题。且工艺简单，对原工艺无影响，成本低，易于实现。

在一实施例中，步骤S4中的快速热处理工艺的温度大于步骤S6中的所述保护膜层230形成工艺的温度，以使在步骤S4中的快速热处理工艺中将铜丘充分地提前引出。在一实施例中，步骤S6中的所述保护膜层230形成工艺的温度为350摄氏度，步骤S4中的所述快速热处理工艺的温度为400摄氏度。

上述实施例中的具体数字均可有一定的偏差，一实施例中，所述偏差为20％，较优的，所述偏差为10％，更优的，所述偏差为5％。

如上所述，本发明的改善铜互连工艺中铜丘的方法可应用于铜通孔和铜金属层的铜互连工艺中。

在一实施例中，所述凹槽210为硅通孔，其用于实现逻辑晶圆和像素晶圆间的连接。随着物联网/人工智能等新兴领域的出现，CMOS图像传感器(CIS)的重要性与日俱增。而堆栈式CMOS图像传感器(Ultra-Thin Stacked CMOS Image Sensor,UTS CIS)由于可实现逻辑晶圆与像素晶圆分开制造，然后经过上下堆叠键合工艺合二为一，因而可大大增加像素区的面积比例，成为超小型智能终端芯片市场的新宠。堆栈式CIS的两块硅片中，一块逻辑晶圆，主要功能包括CIS的逻辑功能电路、时序电路、存储单元等；另一块像素晶圆，主要功能包括提供CIS的像素单元、光电二极管等。硅通孔技术(TSV,through-silicon-via)为目前应用其中的最主流的连接技术，硅通孔中的铜也成为堆栈式CIS晶圆中至关重要的导线模块。然而现有硅通孔铜填充制造工艺很容易形成铜丘(hillock)，导致后覆盖不好，采用本发明的改善铜互连工艺中铜丘的方法可消除和减少硅通孔中铜的铜丘，对保证UTS图像传感器芯片性能至关重要。

最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。