基于FPGA的亚稳态真随机数发生器

摘要

本发明提供的是一种基于FPGA的亚稳态真随机数发生器，该亚稳态真随机数发生器由2个高频环路振荡器、等效建立时间延迟单元、防亚稳态扩散单元以及后处理单元组成，高频环路振荡器包括3个反相器，等效建立时间延迟单元包括一个D除法器一个异或门和一个延迟单元，异或门和延迟单元通过反馈结构由D触发器输出端连接到输入端，防亚稳态扩散单元包括2个D触发器前后级联，后处理单元包括2个D触发器2个与门和一个查找表，通过边沿检测方法对真随机数进行纠偏，本发明优点是实现方便，有广泛的可移植性，生成真随机数速度快，可用于生成高速的真随机数序列，可广泛用于密钥加密算法、防御旁道攻击和随机事件仿真测试等领域。