用于控制复数乘法累加电路的设备和方法

摘要

用于对复数执行乘法累加（MAC）运算以生成实数结果的设备和方法。例如，处理器的一个实施例包括：解码器，用于解码包括乘法累加指令的指令；第一和第二源寄存器，用于分别存储第一多个复数值和第二多个复数值，每个复数值包括实数值和虚数值；耦合到第一和第二源寄存器的乘法累加（MAC）执行电路，其包括乘法器电路、加法器电路和累加器电路；模式选择电路，用于在MAC执行电路的至少两个执行模式之间选择，所述执行模式包括：第一模式，其中MAC执行电路将使用来自第一多个复数值和第二多个复数值的实数值和虚数值来执行复数乘法累加运算；和第二模式，其中MAC执行电路将用标量复数的集合中指定的一个或多个实数值或虚数值或者用零来替换来自第一和第二多个复数值的实数值或虚数值中的一个或多个。