退出
我的积分:
中文文献批量获取
外文文献批量获取
公开/公告号CN108735674A
专利类型发明专利
公开/公告日2018-11-02
原文格式PDF
申请/专利权人 台湾积体电路制造股份有限公司;
申请/专利号CN201711154645.0
发明设计人 李凯璿;游佳达;杨正宇;王圣祯;杨世海;杨丰诚;陈燕铭;
申请日2017-11-20
分类号
代理机构北京德恒律治知识产权代理有限公司;
代理人章社杲
地址 中国台湾新竹
入库时间 2023-06-19 06:58:50
法律状态公告日
法律状态信息
法律状态
2018-11-27
实质审查的生效 IPC(主分类):H01L21/8244 申请日:20171120
实质审查的生效
2018-11-02
公开
机译: 源/漏极外延区域灵活合并方案
机译: 源/漏外延区的灵活合并方案
机译:凹陷的沟道和/或掩埋的源极/漏极结构,用于提高具有高k栅极电介质的肖特基势垒源极/漏极晶体管的性能
机译:直接源极到漏极隧穿区中的掺杂隔离肖特基源极/漏极双栅MOSFET设计
机译:用于场效应晶体管建模中完全漏极对称性的对称源和漏极电压钳位方案
机译:考虑源极和漏极耗尽区的隧道FET的直流漏极电流模型
机译:用于降低纳米级FinFET的源极漏极电阻的先进技术。
机译:用于22nm体PMOS晶体管的HK和MG集成了源极和漏极中的高应变SiGe
机译:采用无HCl选择性外延技术,可提高50nm mOsFET的源极/漏极
机译:使用阴影沉积技术制备和表征具有50个非均源漏极分子的分子晶体管:朝着更快,更灵敏的分子为基础的器件