多通道拓扑绝缘体结构、制备方法及电学器件

摘要

本发明公开了一种多通道拓扑绝缘体结构，包括：绝缘基底、多个拓扑绝缘体量子阱薄膜和多个绝缘间隔层，所述多个拓扑绝缘体量子阱薄膜和多个绝缘体间隔层交替的叠加在所述绝缘基底表面，相邻的两个所述拓扑绝缘体量子阱薄膜之间通过一个所述绝缘间隔层间隔。本发明还公开了一种多通道拓扑绝缘体结构制备方法及一种电学器件。

说明书

技术领域

本发明涉及凝聚态物理领域，涉及一种多通道拓扑绝缘体结构、制备方法 及电学器件。

背景技术

1879年，美国物理学家霍尔发现在通电的导体上加上一个垂直于电流方向 的磁场，则在垂直于电流和磁场的方向就会产生电势差。这个电势差是由洛伦 兹力导致的，也叫霍尔电压，由霍尔电压可以得到霍尔电阻。在正常霍尔效应 下，霍尔电阻的大小和所加磁场B具有线性关系：Rxy＝R_H*B，其中R_H是霍尔>2Te₃中首先实现了零磁场下的量子反常>

发明内容

基于此，有必要提供一种多通道拓扑绝缘体结构、制备方法及电学器件。

一种多通道拓扑绝缘体结构，包括：绝缘基底、多个拓扑绝缘体量子阱薄 膜和多个绝缘间隔层，所述多个拓扑绝缘体量子阱薄膜和多个绝缘体间隔层交 替的叠加在所述绝缘基底表面，相邻的两个所述拓扑绝缘体量子阱薄膜之间通 过一个所述绝缘间隔层间隔。

在其中一个实施例中，相邻的所述拓扑绝缘体量子阱薄膜和所述绝缘体间隔 层的晶格匹配，共同形成一超晶格结构。

在其中一个实施例中，相邻的所述拓扑绝缘体量子阱薄膜和所述绝缘体间 隔层的晶格常数的比值为1:1.1～1.1:1。

在其中一个实施例中，所述绝缘间隔层和所述拓扑绝缘体量子阱薄膜均通 过分子束外延生长形成，任一所述绝缘间隔层的分子束外延生长温度和任一所 述拓扑绝缘体量子阱薄膜的分子束外延生长温度之间的差异，任意两个拓扑绝 缘体量子阱薄膜的分子束外延生长温度之间的差异，以及任意两个绝缘间隔层 的分子束外延生长温度之间的差异均小于或等于100℃。

在其中一个实施例中，所述拓扑绝缘体量子阱薄膜的材料由化学式 M_yN_z(Bi_xSb_1-x)_2-y-zTe₃表示，其中0<x<1，0≤y，0≤z，且0<y+z<2，M或N为>

在其中一个实施例中，每个所述拓扑绝缘体量子阱薄膜的材料的所述化学 式具有分别相同的M、N、x、y和z。

在其中一个实施例中，所述绝缘间隔层为纤锌矿结构的CdSe、闪锌矿结构 的ZnTe、闪锌矿结构的CdSe、闪锌矿结构的CdTe、闪锌矿结构的HgSe或闪锌 矿结构的HgTe。

在其中一个实施例中，还包括叠加在最上层的所述拓扑绝缘体量子阱薄膜 上的绝缘保护层。

在其中一个实施例中，所述绝缘保护层包括纤锌矿结构的CdSe、闪锌矿结 构的ZnTe、闪锌矿结构的CdSe、闪锌矿结构的CdTe、闪锌矿结构的HgSe和闪 锌矿结构的HgTe中的一种。

一种所述的多通道拓扑绝缘体结构的制备方法，包括：

在分子束外延反应腔体中提供所述绝缘基底；以及

在所述绝缘基底表面通过分子束外延交替生长所述多个拓扑绝缘体量子阱 薄膜和所述多个绝缘间隔层。

在其中一个实施例中，所述多个拓扑绝缘体量子阱薄膜和所述多个绝缘间 隔层的生长温度均为150℃至250℃。

一种电学器件，包括所述的多通道拓扑绝缘体结构，还包括：

栅电极，用于调控所述多通道拓扑绝缘体结构的化学势；

两个通电电极，相互间隔并分别与所述拓扑绝缘体量子阱薄膜电连接，从 一通电电极至另一通电电极的方向为第一方向，用于给所述多通道拓扑绝缘体 结构通入沿第一方向的电流；以及

三个输出电极，相互间隔并分别与所述拓扑绝缘体量子阱薄膜电连接，分 别用于输出所述多通道拓扑绝缘体结构在第一方向的电阻及第二方向的电阻， 所述第二方向垂直于所述第一方向。

在其中一个实施例中，每一所述通电电极和每一所述输出电极分别与所述 多个拓扑绝缘体量子阱薄膜电连接，从而使所述多个拓扑绝缘体量子阱薄膜并 联。

本发明通过绝缘间隔层将多个拓扑绝缘体量子阱薄膜间隔，使多个拓扑绝 缘体量子阱薄膜集成为一个整体，从而形成多通道的拓扑绝缘体结构，使器件 更加趋于小型化与集成化。电极可在同一位置连接多个拓扑绝缘体量子阱薄膜， 使其相互并联，能够降低热耗散，节约资源。

附图说明

图1为本发明一实施例的Sb₂Te₃晶格结构示意图，其中(a)为立体图，(b)为>

图2为本发明一实施例的CdSe晶格结构示意图，其中(a)为立体图，(b)为>

图3为本发明一实施例的Sb₂Te₃和CdSe的晶格匹配结构示意图，其中(a)>

图4为本发明一实施例的MBE反应腔体结构示意图；

图5为本发明一实施例的单层、两层和三层磁性掺杂拓扑绝缘体量子阱薄 膜的多通道拓扑绝缘体结构示意图；

图6为本发明一实施例的电学器件的结构示意图；

图7为本发明一实施例的不同层数的多通道拓扑绝缘体的表面形貌图和RHEED条纹图，其中(a)(b)(c)分别为仅一层磁性掺杂拓扑绝缘体量子阱 薄膜、覆盖约1nm的CdSe的磁性掺杂拓扑绝缘体量子阱薄膜、两层磁性掺杂 拓扑绝缘体量子阱薄膜中间夹一层CdSe薄膜的拓扑绝缘体的表面形貌图。(d) (e)(f)则分别为(a)(b)(c)对应的RHEED条纹；

图8为本发明一实施例的多通道拓扑绝缘体的TEM图，其中(a)为4层 磁性掺杂拓扑绝缘体量子阱薄膜和3层CdSe间隔层形成的超晶格结构，(b)为 (a)局部放大图；

图9为本发明一实施例的多通道拓扑绝缘体结构的XRD图；

图10为本发明一实施例的图5对应的多通道拓扑绝缘体在不同背栅极电压 下的霍尔曲线图，其中(a)为单层磁性掺杂拓扑绝缘体量子阱薄膜，(b)为两层相 同矫顽场的磁性掺杂拓扑绝缘体量子阱薄膜，(c)为三层相同矫顽场的磁性掺杂 拓扑绝缘体量子阱薄膜；

图11为本发明一实施例的图5对应的多通道拓扑绝缘体在不同背栅极电压 下的磁阻曲线图，其中(a)为单层磁性掺杂拓扑绝缘体量子阱薄膜，(b)为两层相 同矫顽场的磁性掺杂拓扑绝缘体量子阱薄膜，(c)为三层相同矫顽场的磁性掺杂 拓扑绝缘体量子阱薄膜；

图12为本发明一实施例的不同矫顽场的双通道拓扑绝缘体在不同背栅极电 压下的霍尔电阻曲线(a)和霍尔电导曲线(b)；

图13为本发明一实施例的不同厚度的CdSe覆盖的拓扑绝缘体的角分辨光 电子能谱图和二阶微分图，其中，(a)为没有CdSe覆盖的6QL的磁性掺杂拓 扑绝缘体量子阱薄膜，(b)为0.5nm的CdSe覆盖，(c)为1nm的CdSe覆盖， (d)为1.5nm的CdSe覆盖的角分辨光电子能谱图；(e)(f)(g)(h)分别为 (a)(b)(c)(d)的二阶微分图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下通过实施例， 并结合附图，对本发明的多通道拓扑绝缘体结构、制备方法及电学器件进行进 一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不 用于限定本发明。

本文所使用的术语“垂直的”、“水平的”、“左”、“右”以及类似的表述只 是为了说明的目的。实施例附图中各种不同对象按便于列举说明的比例绘制， 而非按实际组件的比例绘制。

请参阅图5，本发明实施例首先提供一种具有绝缘保护层的拓扑绝缘体结构， 包括：绝缘基底10、拓扑绝缘体量子阱薄膜20和绝缘保护层30，所述绝缘保 护层30与所述拓扑绝缘体量子阱薄膜20的晶格匹配，所述拓扑绝缘体量子阱 薄膜20和所述绝缘保护层30依次叠加在所述绝缘基底10表面，形成20-30的 异质结结构。

所述绝缘保护层30与所述拓扑绝缘体量子阱薄膜20有相似的晶体结构和 相近的原子间距，形成匹配的晶格关系，从而能够形成异质结结构，更好的保 护所述拓扑绝缘体量子阱薄膜20不被破坏，提高拓扑绝缘体结构的质量。

在一实施例中，所述拓扑绝缘体量子阱薄膜20通过分子束外延生长在所述 绝缘基底10上。分子束外延(molecular beam epitaxy,MBE)，是指在数量级为 10^-10mbar的超高真空下以0.1～1nm/s的慢沉积速率蒸发镀膜的一种方法。优选>

拓扑绝缘体的薄膜样品一般生长温度比较低，在真空中长时间加热容易导 致Te的脱附，使得样品偏离原来的电荷中性点。同时，温度过高还容易使薄膜 样品分解，破坏样品。优选的，所述绝缘保护层30的材料的分子束外延生长温 度和所述拓扑绝缘体量子阱薄膜20的材料的分子束外延生长温度接近。在一实 施例中，所述绝缘保护层30的分子束外延生长温度在所述拓扑绝缘体量子阱薄 膜20的分子束外延生长温度±100℃的区间范围内，使得所述绝缘保护层30生 长时，已经形成的所述拓扑绝缘体量子阱薄膜20结构不被破坏，量子效应和性 能不因绝缘保护层30的形成过程受到影响。

所述异质结结构中，所述拓扑绝缘体量子阱薄膜20和所述绝缘保护层30 的晶格常数接近，能够使晶格失配率降低，晶格匹配更整齐。优选的，所述拓 扑绝缘体量子阱薄膜20具有第一晶格常数，所述绝缘保护层30具有第二晶格 常数，所述第一晶格常数和所述第二晶格常数的比值为1:1.1～1.1:1。更优选的， 所述拓扑绝缘体量子阱薄膜20具有六角密排面，在所述六角密排面内具有第一 晶格常数，所述绝缘保护层30具有六角密排面，在所述六角密排面内具有第二 晶格常数，所述第一晶格常数和所述第二晶格常数的比值为1:1.1～1.1:1。

在一实施例中，所述拓扑绝缘体量子阱薄膜20是通过在Sb₂Te₃的Sb位掺>13cm^-2以下，从而保证应用所述拓扑绝缘体结构的器件实现量子化反>yN_z(Bi_xSb_1-x)_2-y-zTe₃表示，其中0<x<1,0≤y，0≤z，且0<y+z<2，M和N分别>

所述拓扑绝缘体量子阱薄膜20的厚度优选为5QL至10QL。所述绝缘保护 层30的厚度优选大于0.35nm，并可以生长至无限厚度。

所述绝缘保护层30的材料优选具有六角密排(hcp)面，从而与掺杂的Sb₂Te₃拓扑绝缘体量子阱薄膜20叠加时在叠加方向形成六角密排。更优选的，所述绝>

所述绝缘保护层30的材料与所述磁性掺杂的Sb₂Te₃拓扑绝缘体量子阱薄膜>2Te₃((001)面内0.426nm)和Bi₂Te₃((001)面内0.443nm)的晶>2Te₃的晶格失配约3％，与Sb₂Te₃的晶格失配约1％)，因此，>

Sb₂Te₃是一种层状材料，隶属于三方晶系，空间群为D₃⁵_d(R3m)，具体晶格结>

所述纤锌矿结构的硒化镉(CdSe)属于六方晶系，具体晶格结构请参阅图2， 纤锌矿结构的CdSe是由Cd与Se沿[001]方向(即c轴)交替堆垛而成，在(001) 面具有六角密排面。CdSe绝缘保护层30和磁性掺杂拓扑绝缘体量子阱薄膜 20Sb₂Te₃的晶格匹配关系请参阅图3，Sb₂Te₃的Te和CdSe中的Se各自形成六>

并且，CdSe薄膜的分子束外延生成温度与磁性掺杂的Sb₂Te₃拓扑绝缘体量>2Te₃拓扑绝缘体量>

所述绝缘基底10的材料为现有的，优选为磷化铟、砷化镓、钛酸锶、三氧 化二铝或单晶硅。在一优选的实施例中，所述绝缘基底10的材料可以选择为在 小于或等于10开尔文(K)的低温下具有大于5000的介电常数的材料，如钛酸锶 (STO)。由于在获得较大的反常霍尔电阻，甚至实现量子反常霍尔效应(QAHE) 时需要对所述磁性掺杂拓扑绝缘体量子阱薄膜20加电压以进行化学势调控，具 体可以通过形成顶栅电极和/或背栅电极实现加载电压，通过场效应调控所述磁 性掺杂拓扑绝缘体量子阱薄膜20的化学势。通过采用在低温下具有较大的介电 常数的绝缘基底10，使所述绝缘基底10在较大厚度时仍然可以具有较大电容， 从而使所述绝缘基底10可以直接作为背栅电极与所述磁性掺杂拓扑绝缘体量子 阱薄膜20之间的介电层使用，从而实现在低温下的背栅压调控，实现对磁性掺 杂拓扑绝缘体量子阱薄膜20的化学势进行调控，从而实现QAHE。当所述绝缘 基底10的材料为STO时，所述磁性掺杂拓扑绝缘体量子阱薄膜20优选是在所 述STO的(111)晶面的表面上生长的。所述STO基底的厚度可以为0.1毫米至1 毫米。由于除了STO之外的其他基底材料的介电常数相对较小，因此不能在它 们的背面形成背栅。当需要利用静电场进行化学势调控时，可以使用氧化铝、 氧化锆、氮化硼等制作成顶栅结构以进行调控，或者可以使用离子液体对所述磁性掺杂拓扑绝缘体量子阱薄膜20的化学势进行静电场调控。

请参阅图4，本发明还提供一种所述的具有绝缘保护层30的拓扑绝缘体结 构的制备方法，包括：

S100，在分子束外延反应腔体中提供所述绝缘基底10；

S200，在具有第一温度的所述绝缘基底10表面通过分子束外延生长所述拓 扑绝缘体量子阱薄膜20；以及

S300，在具有第二温度的所述拓扑绝缘体量子阱薄膜20表面通过分子束外 延生长所述绝缘保护层30。

在步骤S100中，所述绝缘基底10具有原子级平整的表面。当所述绝缘基 底10为STO时，具体可将所述STO基底切割出(111)晶面的表面，并在小于100℃ (如70℃)的去离子水中加热，并在氧气和氩气氛围中800℃至1200℃(如 1000℃)灼烧。在去离子水中加热时间可以为1至2小时，在氧气和氩气氛围 中灼烧时间可以为2至3小时。

在步骤S200中，加热所述钛酸锶基底并在所述分子束外延反应腔体中同时 形成所述拓扑绝缘体量子阱薄膜20材料或所含元素的束流，从而在所述绝缘基 底10的所述表面形成拓扑绝缘体量子阱薄膜20。在一实施例中，所述拓扑绝缘 体量子阱薄膜20的材料由化学式M_yN_z(Bi_xSb_1-x)_2-y-zTe₃表示。所述分子束外延反>Te＝258℃，T_Bi＝491℃，T_Sb＝358℃，T_Cr＝941℃，T_V＝1557℃，第一温度T_sub＝150℃至250℃。

在步骤S300中，所述MBE反应腔体内还设置有绝缘保护层30的材料的蒸 发源。可通过加热绝缘保护层30的材料的蒸发源形成所述绝缘保护层30材料 的束流。控制所述绝缘保护层30材料的束流的流量从而在所述拓扑绝缘体量子 阱薄膜20上原位生长绝缘保护层30，形成具有绝缘保护层30的拓扑绝缘体结 构。所述绝缘保护层30生长时所述拓扑绝缘体量子阱薄膜20表面的温度为第 二温度。优选的，所述绝缘保护层30的生长温度和所述拓扑绝缘体量子阱薄膜 20的生长温度接近，能够外延生长形成所述拓扑绝缘体量子阱薄膜20之后继续 生长所述绝缘保护层30，并且已经形成的所述拓扑绝缘体量子阱薄膜20不被破 坏或性能不受影响。所述第二温度为50℃至350℃。优选的，所述第二温度在 所述第一温度±100℃的区间范围内。更优选的，所述第二温度为150℃至250℃。 在一实施例中，所述绝缘保护层30为纤锌矿结构的CdSe，所述绝缘保护层30 的蒸发源为块状CdSe，加热时，形成的所述绝缘保护层30束流为CdSe分子束 流，分子形式的束流的流量更容易控制，形成晶格匹配的异质结结构更容易。 在步骤S300中，所述绝缘基底10的加热温度T_sub＝150℃至250℃，CdSe蒸发>CdSe＝520℃。

请参阅图5，本发明实施例还提供一种多通道拓扑绝缘体结构，包括绝缘基 底10、多个拓扑绝缘体量子阱薄膜20和多个绝缘间隔层40，所述多个拓扑绝 缘体量子阱薄膜20和多个绝缘间隔层40交替的叠加在所述绝缘基底10表面， 相邻的两个所述拓扑绝缘体量子阱薄膜20之间通过一个所述绝缘间隔层40间 隔。

在上一实施例中的绝缘保护层30具有与拓扑绝缘体量子阱薄膜20匹配的 晶格关系，可以将所述绝缘保护层30作为本实施例中的绝缘间隔层40继续生 长拓扑绝缘体量子阱薄膜20，形成多通道拓扑绝缘体。多个拓扑绝缘体量子阱 薄膜20可以独立的与外部电路连接，从而作为独立的电学元件使用。多个拓扑 绝缘体量子阱薄膜20之间可以通过电极并联，当为并联关系，可以明显的降低 拓扑绝缘体结构整体与电极之间的接触电阻，从而降低能耗。

相邻的所述绝缘间隔层40与所述拓扑绝缘体量子阱薄膜20具有匹配的晶 格结构，通过所述绝缘间隔层40将所述多个拓扑绝缘体量子阱薄膜20间隔开， 从而共同形成超晶格结构的多通道拓扑绝缘体。

每个所述拓扑绝缘体量子阱薄膜20的厚度优选为5QL至10QL。所述绝缘 间隔层40的厚度优选为0.35nm～20nm。

所述超晶格结构中，相邻的所述拓扑绝缘体量子阱薄膜20和所述绝缘间隔 层40的晶格常数接近，能够使晶格失配率降低，晶格匹配更整齐。优选的，相 邻的所述拓扑绝缘体量子阱薄膜20和所述绝缘间隔层40的晶格常数的比值为 1:1.1～1.1:1。

所述绝缘间隔层40分子束外延生长在所述拓扑绝缘体量子阱薄膜20表面， 所述绝缘间隔层40和所述拓扑绝缘体量子阱薄膜20均通过分子束外延生长形 成。任一所述绝缘间隔层40的分子束外延生长温度和任一所述拓扑绝缘体量子 阱薄膜20的分子束外延生长温度之间的差异，任意两个拓扑绝缘体量子阱薄膜 20的分子束外延生长温度之间的差异，以及任意两个绝缘间隔层40的分子束外 延生长温度之间的差异均小于或等于100℃。能够在温度条件基本相同时，连续 交替外延生长所述拓扑绝缘体量子阱薄膜20和所述绝缘间隔层40，并且形成后 续的绝缘间隔层40时，已经形成的所述拓扑绝缘体量子阱薄膜20不被破坏。

所述拓扑绝缘体量子阱薄膜20通过磁性掺杂形成磁性掺杂拓扑绝缘体量子 阱薄膜20，在外加电场和磁场作用下，从而能够形成多通道量子反常霍尔效应。 所述多通道拓扑绝缘体结构中不同层的磁性掺杂拓扑绝缘体量子阱薄膜20的材 料可以相同或不同，只要能够和所述绝缘间各层的晶格结构匹配，形成多通道 量子反常霍尔效应即可。在一实施例中，所述拓扑绝缘体量子阱薄膜20的材料 由化学式M_yN_z(Bi_xSb_1-x)_2-y-zTe₃表示，其中0<x<1，0≤y，0≤z，且0<y+z<2，M>

所述绝缘保护层30可以作为所述绝缘间隔层40。所述绝缘保护层30可以 选自纤锌矿结构的CdSe、闪锌矿结构的ZnTe、闪锌矿结构的CdSe、闪锌矿结 构的CdTe、闪锌矿结构的HgSe或闪锌矿结构的HgTe。纤锌矿结构的CdSe， 与所述磁性掺杂的Sb₂Te₃拓扑绝缘体量子阱薄膜20的晶格结构关系和生长温度>

所述多通道拓扑绝缘体结构，还包括最后叠加在最上层的所述拓扑绝缘体 量子阱薄膜20上的绝缘保护层30，保护最后叠加的所述拓扑绝缘体量子阱薄膜 20不被破坏。当最后一层叠加的为所述绝缘间隔层40时，所述绝缘层作为所述 绝缘保护层30。当最后叠加的为所述拓扑绝缘体量子阱薄膜20时，可以再叠加 一层绝缘保护层30。所述绝缘保护层30包括纤锌矿结构的CdSe、闪锌矿结构 的ZnTe、闪锌矿结构的CdSe、闪锌矿结构的CdTe、闪锌矿结构的HgSe和闪锌 矿结构的HgTe中的一种。绝缘保护层30以及多个绝缘间隔层40的材料可以相 同或不同，优选为相同，以简化生长时所需的蒸发源。

本发明实施例还提供一种所述的多通道拓扑绝缘体结构的制备方法，包括：

S100，在分子束外延反应腔体中提供所述绝缘基底10；

S200，在所述绝缘基底10表面通过分子束外延交替生长所述多个拓扑绝缘 体量子阱薄膜20和所述多个绝缘间隔层40。

优选的，所述绝缘间隔层40的分子束外延生长温度和任一所述拓扑绝缘体 量子阱薄膜20的分子束外延生长温度接近。能够在温度条件基本相同时，连续 交替外延生长所述拓扑绝缘体量子阱薄膜20和所述绝缘保护层30，并且形成后 续的绝缘间隔层40时，已经形成的所述拓扑绝缘体量子阱薄膜20不被破坏。 优选的，所述拓扑绝缘体量子阱薄膜20的生长温度均为150℃至250℃，所述 绝缘间隔层40的生长温度均为50℃至350℃。更优选的，所述多个拓扑绝缘体 量子阱薄膜20和所述多个绝缘间隔层40的生长温度均为150℃至250℃。

请参阅图6，本发明实施例还提供一种电学器件，包括所述的多通道拓扑绝 缘体结构，所述多通道拓扑绝缘体结构的所述拓扑绝缘体量子阱薄膜20为磁性 掺杂的拓扑绝缘体量子阱薄膜20。进一步地，所述电学器件包括一栅电极(例 如背栅电极或顶栅电极)及两个通电电极1和4(即源极和漏极)。所述栅电极 用于调控所述磁性掺杂拓扑绝缘体量子阱薄膜20的化学势。所述两个通电电极 1、4相互间隔并分别与所述拓扑绝缘体量子阱薄膜20电连接。从一通电电极1 至另一通电电极4的方向为第一方向(即纵向电阻方向)，与所述第一方向垂直 的方向为第二方向。所述两个通电电极1、4分别设置在所述多通道拓扑绝缘体 沿第一方向的两端，用于给所述多通道拓扑绝缘体结构通入沿第一方向的电流。 优选的，每个通电电极1或4分别与所有的拓扑绝缘体量子阱薄膜20电连接， 从而使所述多个拓扑绝缘体量子阱薄膜20并联。所述两个通电电极1、4可以 为条带状，具有较长的长度，且长度方向沿所述第二方向设置。所述通电电极1、 4的长度可以与所述多通道拓扑绝缘体结构在第二方向上的长度相等。

所述电学器件可进一步包括三个输出电极(分别为2、3及5)，所述三个输 出电极2、3、5相互间隔并分别与所述拓扑绝缘体量子阱薄膜20电连接，分别 用于输出所述多通道拓扑绝缘体结构在在第一方向的电阻(即纵向电阻)及第 二方向的电阻(即霍尔电阻)。从所述输出电极2至3的方向为所述第一方向(即 纵向电阻方向)，从所述输出电极3至5的方向为所述第二方向(即霍尔电阻方 向)。所述输出电极2、3、5可以分别设置在所述多通道拓扑绝缘体沿第二方向 的两端，例如，输出电极2和3设置在所述多通道拓扑绝缘体沿第二方向的一 端，输出电极5设置在多通道拓扑绝缘体沿第二方向的另一端。所述三个输出 电极可均为点状电极。优选的，每个输出电极分别与所有的拓扑绝缘体量子阱 薄膜20电连接，从而使所述多个拓扑绝缘体量子阱薄膜20并联。所述纵向电 阻和所述霍尔电阻为多个所述磁性掺杂拓扑绝缘体量子阱薄膜20形成的并联电 阻。

在一实施例中，所述绝缘基底10具有相对的第一表面及第二表面；所述多 个磁性掺杂拓扑绝缘体量子阱薄膜20和多个绝缘间隔层40设置在所述第一表 面，所述背栅电极设置在所述第二表面。所述两个通电电极以及四个输出电极 相互间隔的设置在所述多通道拓扑绝缘体表面，从而与所述多通道拓扑绝缘体 电连接。上述所有电极均可用电子束蒸镀(E-beam)法形成，材料可以是导电性较 好的金或钛等，也可以采用铟或银胶直接涂抹到样品表面作为电极。

另外，所述电学器件可进一步具有与输出电极2、3、5相似的第四个输出 电极6，所述输出电极6与所述输出电极2、3、5相互间隔，且分别设置在所述 多通道拓扑绝缘体结构沿第二方向的两端。例如所述输出电极2和3设置在所 述多通道拓扑绝缘体沿第二方向的一端，输出电极5和6设置在多通道拓扑绝 缘体沿第二方向的另一端。

将所述多个磁性掺杂拓扑绝缘体量子阱薄膜20并联，可以形成并联霍尔电 阻和并联纵向电阻。虽然拓扑绝缘体具有无耗散的边态，但是在电流端会存在 热点，热点就具有热耗散，而多通道拓扑绝缘体结构形成的多通道的量子反常 霍尔效应可以通过并联的方式降低电流端的通电电极和磁性掺杂拓扑绝缘体量 子阱薄膜20之间的接触电阻，从而降低能量耗散。

另外，多通道拓扑绝缘体形成的超晶格结构，有可能实现外尔半金属态。 通过调控磁性掺杂拓扑绝缘体量子阱薄膜20的厚度可以改变磁性掺杂拓扑绝缘 体量子阱薄膜20上下两个表面的耦合强度，而改变每一层的磁性掺杂量可以改 变磁性交换相互作用的大小，通过调控绝缘间隔层40的厚度可以调控相邻磁性 掺杂拓扑绝缘体量子阱薄膜20层之间的表面态的耦合强度。当把所述多通道拓 扑绝缘体的这三个量调控到满足一定条件时就可以实现外尔半金属态。这是所 述多通道拓扑绝缘体超晶格结构的一种潜在应用。

在所述多通道拓扑绝缘体结构的基础上，本发明实施例进一步还提供一种 双通道拓扑绝缘体结构，包括：绝缘基底10、第一拓扑绝缘体量子阱薄膜20、 绝缘间隔层40和第二拓扑绝缘体量子阱薄膜20，所述第一拓扑绝缘体量子阱薄 膜20、所述绝缘间隔层40和所述第二拓扑绝缘体量子阱薄膜20在所述绝缘基 底10上依次叠加，所述绝缘间隔层40将所述第一拓扑绝缘体量子阱薄膜20和 所述第二拓扑绝缘体量子阱薄膜20间隔。

所述第一拓扑绝缘体量子阱薄膜20、所述绝缘间隔层40和所述第二拓扑绝 缘体量子阱薄膜20的晶格匹配，依次叠加在所述绝缘基底10表面共同形成一 异质结结构。所述第一拓扑绝缘体量子阱薄膜20具有第一晶格常数，所述绝缘 间隔层40具有第二晶格常数，所述第二拓扑绝缘体量子阱薄膜20具有第三晶 格常数，所述第一晶格常数和所述第二晶格常数的比值为1:1.1～1.1:1，所述第二 晶格常数和所述第三晶格常数的比值为1:1.1～1.1:1。

所述绝缘间隔层40分子束外延生长在所述第一拓扑绝缘体量子阱薄膜20 表面，所述绝缘间隔层40的分子束外延生长温度在所述第一拓扑绝缘体量子阱 薄膜20的分子束外延生长温度±100℃的区间范围内，所述第二拓扑绝缘体量 子阱薄膜20的分子束外延生长温度在所述绝缘间隔层40的分子束外延生长温 度±100℃的区间范围内。

所述第一拓扑绝缘体量子阱薄膜20和所述第二拓扑绝缘体量子阱薄膜20 的材料可以相同或不同。磁性掺杂的拓扑绝缘体量子阱薄膜20具有矫顽场。矫 顽场指的是材料在电场或磁场中，使得自发极化或者磁化消失的电场或磁场强 度，也就是材料内部的极化或磁化而产生的电场或磁场的强度。不同磁性掺杂 的拓扑绝缘体具有不同的矫顽场，不同的拓扑绝缘体可以通过掺杂不同比例或 不同种类的磁性性元素获得不同的矫顽场。所述第一拓扑绝缘体量子阱薄膜20 具有第一矫顽场(Hc1)，所述第二拓扑绝缘体量子阱薄膜20具有第二矫顽场 (Hc2)。所述第一拓扑绝缘体量子阱薄膜20和所述第二拓扑绝缘体量子阱薄膜 20的材料的磁性掺杂相同时，所述第一矫顽场等于所述第二矫顽场，当施加任 意磁场(H)后，所述第二磁性掺杂拓扑绝缘体量子阱薄膜20和所述第一磁性 掺杂拓扑绝缘体量子阱薄膜20形成的电流具有相同手性的边态，都为顺时针或 逆时针。所述第一拓扑绝缘体量子阱薄膜20和所述第二拓扑绝缘体量子阱薄膜 20的材料的磁性掺杂的种类和/或比例不同时，所述第一矫顽场大于或小于所述 第二矫顽场。在施加的磁场(H)介于第二矫顽场(Hc2)和第一矫顽场(Hc1) 之间(即Hc1<H<Hc2)时，时，可以使所述双通道拓扑绝缘体的第一、第二拓 扑绝缘体量子阱薄膜20形成的电流具有相反手性的边态，分别形成一个顺时针和一个逆时针的螺旋边态电流，从而实现量子自旋霍尔效应(QSHE)。

在一实施例中，通过调节磁性掺杂元素的比例，使所述第一拓扑绝缘体量 子阱薄膜20和所述第二拓扑绝缘体量子阱薄膜20的材料的磁性掺杂不同，从 而使所述第一矫顽场大于或小于所述第二矫顽场。所述第一拓扑绝缘体量子阱>yN_z(Bi_xSb_1-x)_2-y-zTe₃表示，所述第二拓扑绝缘体量子阱>y’N_z’(Bi_x’Sb_1-x’)_2-y’-z’Te₃表示，其中M，M’，N，N’独>

在另一实施例中，通过调节磁性掺杂元素的种类，使所述第一拓扑绝缘体 量子阱薄膜20和所述第二拓扑绝缘体量子阱薄膜20的材料的磁性掺杂不同， 从而使所述第一矫顽场大于或小于所述第二矫顽场。所述第一拓扑绝缘体量子>yN_z(Bi_xSb_1-x)_2-y-zTe₃表示，所述第二拓扑绝缘体量子>y’N_z’(Bi_x’Sb_1-x’)_2-y’-z’Te₃表示，其中M，M’，N，N’>

所述绝缘间隔层40与所述第一、第二拓扑绝缘体量子阱薄膜20的晶格结 构相互匹配，所述拓扑绝缘体量子阱薄膜20的材料为磁性掺杂的Sb₂Te₃时，所>

在一实施例中，所述双通道拓扑绝缘体结构还包括叠加在所述第二拓扑绝 缘体量子阱薄膜20上的绝缘保护层30。所述绝缘保护层30能够在所述第二拓 扑绝缘体量子阱薄膜20上继续生长，保护所述第二拓扑绝缘体量子阱薄膜20 不被破坏。优选的，可以在所述第二拓扑绝缘体量子阱薄膜20上再叠加一层所 述绝缘间隔层40作为所述绝缘保护层30，包括纤锌矿结构的CdSe、闪锌矿结 构的ZnTe、闪锌矿结构的CdSe、闪锌矿结构的CdTe、闪锌矿结构的HgSe和闪 锌矿结构的HgTe中的一种。

本发明实施例还提供一种所述的双通道拓扑绝缘体结构的制备方法，包括：

S100，在分子束外延反应腔体中提供所述绝缘基底10；

S200，在具有第一温度的所述绝缘基底10表面通过分子束外延生长所述第 一拓扑绝缘体量子阱薄膜20；

S300，在具有第二温度的所述第一拓扑绝缘体量子阱薄膜20表面通过分子 束外延生长所述绝缘间隔层40；以及

S400，在具有第三温度的所述绝缘间隔层40表面通过分子束外延生长所述 第二拓扑绝缘体量子阱薄膜20。

所述第二温度在所述第一温度±100℃的区间范围内，所述第三温度在所述 第一温度±100℃的区间范围内。能够在温度条件基本相同时，连续交替外延生 长所述第一拓扑绝缘体量子阱薄膜20、所述绝缘保护层30和所述第二拓扑绝缘 体量子阱薄膜20，并且形成后续的绝缘间隔层40时，已经形成的所述第一拓扑 绝缘体量子阱薄膜20不被破坏。在一实施例中，所述第一温度为150℃至250℃， 所述第二温度为50℃至350℃，所述第三温度为150℃至250℃。优选的，所述 第一温度、第二温度和第三温度均为150℃至250℃。

其中，在步骤S200和S400中，通过调节所述第一、第二拓扑绝缘体量子 阱薄膜20的磁性掺杂元素种类或掺杂比例，可以使所述第一、第二拓扑绝缘体 量子阱薄膜20具有不同的矫顽场。在一实施例中，所述第一拓扑绝缘体量子阱>yV_z(Bi_xSb_1-x)_2-y-zTe₃表示，所述第二拓扑绝缘体量子阱>y’V_z’(Bi_x’Sb_1-x’)_2-y’-z’Te₃表示，优选的，0.05<x<0.5，>

本发明实例还提供一种产生量子自旋霍尔效应(QSHE)的方法，包括：

提供所述的的双通道拓扑绝缘体，所述第一拓扑绝缘体量子阱薄膜20具有 第一矫顽场，所述第二拓扑绝缘体量子阱薄膜20具有第二矫顽场，所述第一矫 顽场大于或小于所述第二矫顽场；以及

对所述双通道拓扑绝缘体施加场电压和介于第一矫顽场和所述第二矫顽场 之间的磁场。

由于所述双通道拓扑绝缘体的第一、第二拓扑绝缘体量子阱薄膜20的磁性 掺杂不同，具有不相等的矫顽场，在施加的磁场介于第一矫顽场和第二矫顽场 之间时，所述第一、第二拓扑绝缘体量子阱薄膜20产生相反的边态电流，从而 实现量子自旋霍尔效应。

实验测试

以不同的磁性掺杂拓扑绝缘体量子阱薄膜20形成上述电学器件，在低温下 通过该两个通电电极对该磁性掺杂拓扑绝缘体量子阱薄膜20通入恒定电流，并 通过该三个输出电极测试该磁性掺杂拓扑绝缘体量子阱薄膜20不同方向上的电 阻R_xx及R_yx，其中R_xx为沿该恒定电流方向(即第一方向)的电阻(即纵向电>yx为垂直于该恒定电流方向(即第二方向)的电阻(即霍尔电阻)。在>t，背栅电压为V_b。另外，通过低温>

在磁性材料中，一般定义：R_yx＝R_AM(T,H)+R_NH。其中，R_A为反常霍尔系数，>N为正常霍尔系数。定义反常霍尔电阻R_AH的大小为零磁>AH＝R_AM(T,H＝0))。式中第一项R_AM(T,H)为反常霍尔电>yx在高场下的线性部分，R_N决定了载流子的浓度n_2D和载流子类型。以下实>yx近似等于R_AH。通过换算得到纵向电阻率ρ_xx和霍尔电阻率ρ_yx。

实施例1

对生长样品的表面形貌和RHEED条纹进行分析，请参阅图7。(a)(b)(c) 分别为磁性掺杂拓扑绝缘体量子阱薄膜20、覆盖约1nm的CdSe绝缘保护层30 的磁性掺杂拓扑绝缘体量子阱薄膜20，两层磁性掺杂拓扑绝缘体量子阱薄膜20 中间夹1nm的CdSe绝缘间隔层40的表面形貌图。(d)(e)(f)则分别为它们 对应的RHEED条纹。

(a)(b)对比说明在磁性掺杂拓扑绝缘体量子阱薄膜20上生长CdSe之后， 样品的表面形貌基本没有变化。从(d)(e)RHEED条纹对比可以看出生长CdSe 之后样品在面内的晶格常数也基本没有变化，说明它们有很好的晶格匹配关系。 从(c)(f)可以看出在CdSe上可以继续生长量子反常霍尔效应的薄膜，形貌 也没有明显变化，依然可以看到量子反常霍尔效应薄膜上面的岛，RHEED条纹 也说明在CdSe上依然可以继续生长高质量的磁性掺杂拓扑绝缘体量子阱薄膜 20。

实施例2

对具有CdSe绝缘保护层30的拓扑绝缘体的晶格结构进行TEM分析，请参 阅图8。(a)为覆盖4层约6QL的磁性掺杂拓扑绝缘体量子阱薄膜20和3层约 3.5nm的CdSe保护层形成的超晶格结构的结果，(b)是放大的局部范围的结果。 可以看到磁性掺杂拓扑绝缘体量子阱薄膜20和CdSe保护层具有很好的晶格外 延生长匹配关系，形成超晶格结构。6QL的磁性掺杂拓扑绝缘体量子阱薄膜20 可以被很好的包裹在CdSe绝缘保护层30中间，形成胶囊结构，对拓扑绝缘体 可以形成很好的保护作用。

实施例3

对具有CdSe绝缘保护层30的拓扑绝缘体进行XRD分析。请参阅图9，003、 006、0015、0018和0021为磁性掺杂拓扑绝缘体量子阱薄膜20的XRD峰，002>

XRD结果说明生长的多通道拓扑绝缘体具有很高的质量。在超晶格的生长 方向具有严格的周期性，从超晶格的卫星峰上可以计算超晶格的周期d为磁性 掺杂拓扑绝缘体量子阱薄膜20的厚度d1和CdSe的厚度d2之和，d＝d1+d2，并 且在大范围内都没有杂相。

实施例4

本实施例的磁性掺杂拓扑绝缘体量子阱薄膜20为 Cr_0.02V_0.16(Bi_0.34Sb_0.66)_1.82Te₃，厚度为6QL，绝缘基底10为STO基底，CdSe层的>

请参阅图10，对分别具有1层(a)、2层(b)、3层(c)相同的磁性掺杂 拓扑绝缘体量子阱薄膜20(具有相同矫顽场)的拓扑绝缘体样品在不同背栅极 电压下的霍尔曲线进行分析。

在温度为30毫开(mK)，样品的霍尔电阻率ρ_yx随背栅电压(V_b)的变化而变>0H中>0是真空导磁率，单位T为特斯拉；ρ_yx为霍尔电阻率。

通过调节栅极电压，可以看到霍尔电阻的变化。三个样品分别形成1倍， 1/2倍，1/3倍的霍尔平台，分别相当于有一个，两个和三个的导电边态，分别 具有接近1倍，1/2倍，1/3倍的量子霍尔电阻，这说明这三个样品分别是一个 通道，两个通道，三个通道的量子反常霍尔效应样品。

实施例5

对实施例4的样品在不同背栅极电压下的磁阻曲线进行分析，请参阅图11， 不同V_b下，磁阻曲线均为“蝴蝶型”，从一个侧面也说明样品具有非常好的铁>

实施例6

本实施例为两层磁性掺杂拓扑绝缘体量子阱薄膜20中间夹一层3.5nm CdSe 绝缘间隔层40的拓扑绝缘体样品。第一层磁性掺杂拓扑绝缘体量子阱薄膜20 为Cr_0.02V_0.16(Bi_0.34Sb_0.66)_1.82Te₃，厚度为6QL；绝缘基底10为STO基底；CdSe>0.10V_0.08(Bi_0.44Sb_0.56)_1.82Te₃，厚度为6QL。第一、二层的磁性掺杂拓扑绝缘体量>

对样品在不同背栅极电压下的霍尔曲线和磁阻曲线进行分析。请参阅图12， 从图中可以看出，在施加的电场为(底栅电压Vb＝-150V)～(顶栅电压Vt＝5V)， 磁场约为(0.4T)～(0.6T)时，可以看到霍尔电导σ_yx在零处出现一个平台，说>yx近似为零，是螺旋边态出现的一个证明。同时，在相同的底>xx也出现了一个平台，接近1.25h/e²,偏离>2，但ρ_yx曲线也在零处有一个弯>yx和霍尔电阻ρ_yx的平台都会偏离零，并且平台变得倾斜，调节化学势可以使体系>yx会接近量子化的数值0.5h/e²，霍尔电导会接近量子化的数值2e²/h。

当调节第一层的磁性拓扑绝缘体薄膜和第二层的磁性拓扑绝缘体薄膜中Cr 和V的掺杂量，可以分别改变第一层Hc1和第二层的矫顽场Hc2，则当所施加 的磁场位于Hc1和Hc2之间时会出现量子自旋霍尔效应。在上面的样品，第一 层的矫顽场约为0.8T，第二层的矫顽场约为0.2T,在理想情况下会在0.2T-0.8T 磁场下出现所谓的人工量子自旋霍尔效应。本实施例在0.4T-0.6T范围达到了接 近量子自旋霍尔效应的效果。

实施例7

本实施例为具有不同厚度的CdSe绝缘保护层30的拓扑绝缘体样品的角分 辨光电子能谱表征和对应的二阶微分图表征。磁性掺杂拓扑绝缘体量子阱薄膜 为6QL的Cr_0.02V_0.16(Bi_0.34Sb_0.66)_1.82Te₃。

请参阅图13，其中，(a)为生长的没有CdSe的拓扑绝缘体样品，(b)为具 有0.5nm的CdSe的拓扑绝缘体样品，(c)为具有1nm的CdSe的拓扑绝缘体样 品，(d)为具有1.5nm的CdSe的拓扑绝缘体样品的角分表光电子能谱表征。(e) (f)(g)(h)分别为(a)(b)(c)(d)样品对应的的二阶微分图。

在量子反常霍尔效应的磁性掺杂拓扑绝缘体量子阱薄膜20上生长保护层容 易导致磁性掺杂拓扑绝缘体量子阱薄膜20的p-n型变化，同时质量较差的样品 界面有可能使样品本身的电阻变大。本发明实施例的(a)、(b)和(e)、(f)的 对比图说明，0.5nm的CdSe覆盖磁性掺杂拓扑绝缘体量子阱薄膜20可以看到 下面磁性掺杂拓扑绝缘体量子阱薄膜20能带没有移动，也就是CdSe的增加不 会对下面的磁性掺杂拓扑绝缘体量子阱薄膜20带来电荷转移或者p-n型的改变， 说明CdSe的增加不会干扰反常霍尔效应，这对于保护量子反常霍尔效应具有重 要意义。1nm CdSe或者1.5nm的CdSe覆盖之后，表面态位于CdSe的能隙中。

以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对 上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技 术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细， 但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域 的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和 改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附 权利要求为准。