公开/公告号CN108446794A
专利类型发明专利
公开/公告日2018-08-24
原文格式PDF
申请/专利权人 西安电子科技大学;
申请/专利号CN201810157943.3
申请日2018-02-25
分类号G06Q10/04(20120101);G06Q10/06(20120101);G06N3/04(20060101);H04W24/00(20090101);
代理机构61227 西安长和专利代理有限公司;
代理人黄伟洪
地址 710071 陕西省西安市太白南路2号西安电子科技大学
入库时间 2023-06-19 06:14:36
法律状态公告日
法律状态信息
法律状态
2018-09-18
实质审查的生效 IPC(主分类):G06Q10/04 申请日:20180225
实质审查的生效
2018-08-24
公开
公开
机译: 一种具有多个基于FPGA的硬件加速器块的测试架构,可独立测试多个时间
机译: 一种具有多个基于FPGA的硬件加速器块的测试架构,可独立测试多个时间
机译: 用于通过多个处理器通过多端口内存架构进行访问的中央内存具有一种设计,该设计结合了RAM机,可以更有效地控制内存访问